SU1197133A1

SU1197133A1 - Discrimination of phase-difference-shift keyed signals

Info

Publication number: SU1197133A1
Application number: SU843767568A
Authority: SU
Inventors: Николай Тимофеевич Петрович
Original assignee: Всесоюзный Заочный Электротехнический Институт Связи
Priority date: 1984-07-19
Filing date: 1984-07-19
Publication date: 1985-12-07

Abstract

ДЕТЕКТОР СИГНАЛОВ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИИ, содержа1ций последовательно соединенные квадратор, фильтр, делитель частоты, фазовый детектор, блок задержки и перемножитель, другой вход которого соединен с выходом фазового детектора , о тличающийс тем, что, с целью повышени достоверности принимаемой информации, в него введены последовательно соединенные амплитудный ограничитель, дополниДгтельный блок задержки и первый вычитатель , фазовращатель, второй, третий и четвертый вычитатели, два амплитудных детектора и переключатель , причем выход амплитудного ограничител соединен с входом квадратора , выход делител частоты соединен с первым входом второго вычитател и через фазовращатель с первым входом третьего вычитател , второй вход которого и второй вход второго вычитател соединены с выходом амплитудного ограничител , выходы второго и третьего вычитателей соединены с первым и вторым входами переключател , а также через соответствуюп(ие амплитудные детекторы - с соответстсл вующими входами четвертого вычитател , выход которого соединен с третьим входом переключател , выход которого соединен с вторым входом первого вычитател , выход которого соединен с вторым входом фазового детектора.SIGNAL DETECTOR RELATIVE PHASE MANIPULATION, containing sequentially connected quad, filter, frequency divider, phase detector, delay unit and multiplier, the other input of which is connected to the output of the phase detector, in order to increase the reliability of received information, entered into it sequentially connected amplitude limiter, additional delay unit and first subtractor, phase shifter, second, third and fourth subtractors, two amplitude detectors and a switch the output of the amplitude limiter is connected to the quad input, the output of the frequency divider is connected to the first input of the second subtractor and through the phase shifter to the first input of the third subtractor, the second input of which and the second input of the second subtractor are connected to the output of the amplitude limiter, the outputs of the second and third subtractors are connected to the first and second inputs of the switch, as well as through the corresponding amplitude detectors - with the corresponding inputs of the fourth subtractor, the output of which is connected to the third th input switch, whose output is connected to a second input of the first subtractor, whose output is connected to a second input of the phase detector.

Description

Изобретение относитс к электросв зи ., а именно к системам передачи информации. Цель изобретени - повышение .дос товерности принимаемой информации. На чертеже изображена структурна электрическа схема предлагаемого детектора. Детектор сигналов относительной фазовой манипул ции содержит квадратор 1, фильтр 2, делитель 3 часто ты, фазовый детектор 4, блок 5 задержки , перемножитель 6, амплитудный ограничитель 7, фазовращатель 8 вычитатели 9 и 10, амплитудные детекторы 11 и 12, вычитатель 13, пер ключатель 14, вычитатель 15 и допол нительный блок 16 задержки. Детектор работает следующим обра зом. Входной сигнал поступает на ампл тудный . ограничитель 7, обеспечивающий посто нство амплитуды сигнала на своем выходе, необходимое дл ос ществлени компенсации помех. Квадратор 1, фильтр 2 и делитель 3 част ты формируют опорное напр жение, очищенное от помех. Фазовращатель 8 создает напр жение, сдвинутое по от напр жению на выходе дели ношению к частоты на 180 . Затем эти тел 3 два опорных напр жени вычитаютс из входного сигнала, создава тем самым напр жение помехи, очищенное 33 от сигнала, но возникающее то на выходе вычитател 9, то на выходе вычитател 10. Случайное их чередование определ етс фазами несущего колебани входного сигнала, т.е. последовательностью передаваемых двоичных сигналов. Далее вычитатель 13 образует разность напр жений с выходов амплитудных детекторов 11 и 12. Эта разность напр жений может быть положительной или отрицательной и управл ет переключателем 14 так, что на его выход проход т только помехи, очищенные от сигнала, т.е. переключатель 14 сводит помехи, очищенные от сигнала и возникающие то на выходе вычитател 9, то на выходе вычитател 10, в одну цепь. Отделенные от сигнала и сведенные в одну цепь помехи вычитаютс из смеси (сигнал+помеха) с помощью вычитател 15 и тем самым существенно снижаетс уровень помех на выходе фазового детектора 4. При этом, в св зи с некоторой задержкой напр жени на выходах амплитудных детек- торов 11 и 12, необходимо на это врем задержать сигнал,, поступающий на вычитатель ,15. Это осуществл ет блок 16 задержки. Врем задержки и посто нна времени нагрузки амплитудных детекторов 11 и 12 выбираетс пор дка 10-15% от длительности элементарной посылки оThe invention relates to telecommunications, namely to information transmission systems. The purpose of the invention is to increase the availability of the received information. The drawing shows a structural electrical circuit of the proposed detector. The relative phase shift signaling detector contains a quad, 1, filter 2, frequency divider 3, phase detector 4, delay block 5, multiplier 6, amplitude limiter 7, phase shifter 8 subtractors 9 and 10, amplitude detectors 11 and 12, subtractor 13, lane switch 14, subtractor 15 and an additional delay block 16. The detector works as follows. The input signal is fed to the amplifier. limiter 7, which ensures the constancy of the amplitude of the signal at its output, necessary for the implementation of interference compensation. Quad 1, filter 2 and divider 3 parts form the reference voltage, cleared of interference. Phaser 8 creates a voltage that is shifted from the voltage at the output of the divide to a frequency of 180. Then, these bodies 3, the two reference voltages, are subtracted from the input signal, thus creating an interference voltage, cleared from the signal, but arising at the output of the subtractor 9, then at the output of the subtractor 10. Their random alternation is determined by the phases of the carrier oscillation of the input signal, those. sequence of transmitted binary signals. Further, the subtractor 13 forms the voltage difference from the outputs of the amplitude detectors 11 and 12. This voltage difference can be positive or negative and controls the switch 14 so that only noise cleared from the signal, i.e. switch 14 reduces the interference, cleared from the signal and occurring at the output of the subtractor 9, then at the output of the subtractor 10, into one circuit. The interferences separated from the signal and combined into one circuit are subtracted from the mixture (signal + interference) using a subtractor 15 and thus significantly reduce the level of interference at the output of the phase detector 4. At the same time, due to some delay in the voltage of the amplitude detectors tori 11 and 12, it is necessary for this time to delay the signal coming to the subtractor, 15. This is accomplished by delay block 16. The delay time and the constant load time of the amplitude detectors 11 and 12 are selected in the order of 10-15% of the duration of the elementary parcel

Claims

RELATED PHASE MANIPULATION SIGNAL DETECTOR "comprising a series-connected quadrator, a filter, a frequency divider, a phase detector, a delay unit and a multiplier, the other input of which is connected to the output of a phase detector, characterized in that, in order to increase the reliability of the received information, series-connected an amplitude limiter, an additional delay unit and a first subtractor, a phase shifter, a second, third and fourth subtractor, two amplitude detectors and a switch, with than the output of the amplitude 'limiter is connected to the input of the quadrator, the output of the frequency divider is connected to the first input of the second subtractor and through the phase shifter to the first input of the third subtractor, the second input of which and the second input of the second subtractor are connected to the output of the amplitude limiter, the outputs of the second and third subtractors are connected to the first and the second inputs of the switch, as well as through the corresponding & amplitude detectors - with the corresponding inputs of the fourth subtractor, the output of which is connected to the third input STUDIO whose output is connected to a second input of the first subtractor, whose output is connected to a second input of the phase detector.

»1197133>

1 11