SU1197090A2 - Device for determining rank of number - Google Patents

Device for determining rank of number Download PDF

Info

Publication number
SU1197090A2
SU1197090A2 SU843773688A SU3773688A SU1197090A2 SU 1197090 A2 SU1197090 A2 SU 1197090A2 SU 843773688 A SU843773688 A SU 843773688A SU 3773688 A SU3773688 A SU 3773688A SU 1197090 A2 SU1197090 A2 SU 1197090A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
input
elements
comparison circuit
Prior art date
Application number
SU843773688A
Other languages
Russian (ru)
Inventor
Владимир Гаврилович Евстигнеев
Сергей Николаевич Хлевной
Original Assignee
Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Московский Институт Инженеров Гражданской Авиации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября, Московский Институт Инженеров Гражданской Авиации filed Critical Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority to SU843773688A priority Critical patent/SU1197090A2/en
Application granted granted Critical
Publication of SU1197090A2 publication Critical patent/SU1197090A2/en

Links

Abstract

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕ- . НИЯ РАНГА ЧИСЛА по авт. св. № 1125619, отличающеес  тем, что с целью расширени  функциональных возможностей путем обнаружени  ошибок , оно содержит блоки умножени  на константу с (ntl)-ro по 1. DEVICE FOR DETERMINATION. NIA RANK NUMBERS on author. St. No. 1125619, characterized in that in order to extend the functionality by detecting errors, it contains blocks multiplying by a constant with (ntl) -ro to

Description

1 Изобретение относитс  к вычислительной технике и может быть исполь зовано в устройствах, функционирующих в системе остаточных классов (СОК), а также в технике св зи в составе устройств повышени  достове ности информации. Цель изобретени  - расширение функциональных возможностей путем обнаружени  ошибок. На фиг. 1 приведена функциональн схема устройства дл  ранга числа; н фиг, 2 - схематически изображена схема сравнени . Устройство дл  определени  ранга числа содержит блоки 1 и 2 умножени на константу по модулю, группы элементов ИЛИ 3 и 4, сумматоры 5 и 6 по модулю, блок 7 преобразовани  непозиционного кода в позиционный код, счетчик 8, схему 9 сравнени , вход 10 остатков, выходы 11 и 12 ра га числа, выход 13 ошибки, выход 14 числа в позиционном представлении, блок 15 умножени  на константу по м дулю, тактовый 16 вход. Схема 9 сравнени  содержит элеме ты ИСКЛЮЧАКЩЕЕ ИЛИ 17 и элемент ИЛИ 18. Входы установки в исходное состо ние и синхронизации сумматоров 5 и по модулю,а также вход управлени  блоком 7 не показаны. В устройстве дл  определени  ранга числа используетс  следующий прин дип работы. г В диапазоне РП Ц Р зададим число А остатками d , 2 t , a/n-n c(ntK 1 Д ... n+k пр ставл ют остатки по k избыточным основани м . Тогда ранг числа равен р„Ь «( М РК . l|mocl(p.l . - ; . (Alp - позиционные представ леии. совокупности остатко по избыточным основани м. Тек как значение Г|(1А1р) не it, -t ;i|- 1(мак превышает г, Гт J 90 симальное значение ранга), то при вознпкновении ошибок больша  часть вычисл емых значений Гр (lAlt ) превьшает г. Процент чисел, наход щихс  вне диапазона I I Р, которые обнаруживаютс  при вычислении ранга, равен -.- ) .(РГ-1УОчевидно , при возникновении ошибок г г (lAli ) отличаетс  от истинI п / /1 , ,+ ч ного значени  г (1 Alp)/гак как А находитс  за пределами диапазона. Следовательно, если определ ют истинное значение как то г с (lAlp ) Гр (|А(р ) свидетельь Г 0 П Г( ствует о наличии ошибки. Устройство дл  определени  ранга числа работает следующим образом, В исходном состо нии сумматоры 5 и 6, а также счетчик 8 обнулены. В первом такте подаетс  разрешающий сигнал на формирование значени  / гРгрп соответственно,на выходах блоков ум ножени  по модулю 1.1, 1.2, 2.1 и 2.2, вследствие чего на выходах сумматоров по модул м 5 и 6 формируютс  значени  ((i /3 I PR Mi i в гРг/р соответственн о. Если в сумматоре 6 :по модулю происходит преобразование по модулю , то на шине переноса сумматора 6 формируютс  импульсы, увеличивающие содержимое счетчика 8 на единицу. Подобным образом процесс преобразовани  продолжаетс  до тех пор, пока содержимое сумматора 5 по модулю не увеличено на значение, сформированное на выходах блока 7 преобразовани  непозиционного кода в позиционный , умноженное блоком 15 умножени  на константу по модулю на величину П41 Блок 7 преобразовани  непозиционного кода в позиционный представл ет собой коммутационное устройство, преобразующее остат- ки CV позиционное число оСц и может представл ть собой любоеизвестное устройство дл  преобрааинани  непозиционного кода в дво ичный код. После этого на выходной шине сум матора 5 по модулю формируетс  зна1 j iiu мидулю фи мирус iv-n jna Г Г ()на выходах счетчи чение значение гр (), на выхо- ка 8 значение РП Рп 6 по модулю значение дах сумматора числа А. Если искажени  числа А не произошло, то может быть использова но любое из вычисленных значений. При rf(|Alp) хот  бы на одном выходе сумматора 5, соотJHi mC JHlPKtветствующем 2 Z разр дам, присутствует сигнал логической единиць следовательно, единица в этих разр дах однозначно говорит о возникновении ошибки. Поэто му эти разр ды непосредственно под- 90 р-лючены к входам элемента ИЛИ 18 схемы 9 сравнени . Значени  всех оставшихс  младших разр дов сумматора 5 сравниваютс  на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 17 со значени ми соответствующих разр дов счетчика 8. Несовпадени  их также однозначно свидетельствует о возникновении ошибки, сигнал с которой фор- мируетс  на выходе элемента ИЛИ 18 (выход 13). После этого процесс вычислени  ранга числа и проверка правильно ли А заканчиваетс . Предлагаемое устройство позвол ет также получить позиционный код числа (выход 14), представленного в СОК.1 The invention relates to computing and can be used in devices operating in the system of residual classes (JUICE), as well as in communication technology as part of information accessibility devices. The purpose of the invention is to enhance the functionality by detecting errors. FIG. 1 shows a functional diagram of the device for the rank of a number; n FIG. 2 is a schematic diagram of the comparison. A device for determining the rank of a number contains blocks 1 and 2 multiplied by a constant modulo, a group of elements OR 3 and 4, adders 5 and 6 modulo, a block 7 converting a non-positional code into a position code, a counter 8, a comparison circuit 9, an input 10 residues, the outputs of the 11th and 12th steps of the number, the output of the 13th error, the output of the 14th number in the positional representation, the unit 15 multiplied by a constant, the clock input 16. The comparison circuit 9 contains the elements EXCLUSIVE OR 17 and the element OR 18. The installation inputs to the initial state and synchronization of the adders 5 and modulo, as well as the control input of the block 7 are not shown. The device uses the following method for determining the rank of the number. In the RP Ts P range, we set the number A to the residues d, 2 t, a / nn c (ntK 1 D ... n + k represent residues on k redundant bases. Then the rank of the number is equal to p „b« ”(M RC . l | mocl (pl. -;. (Alp - positional representations. aggregates of residues on excess bases. Tech as the value of Г | (1А1р) not it, -t; i | - 1 (max exceeds r, Gt J 90 the highest value of the rank), then, when errors occur, most of the calculated values of Gr (lAlt) exceed g. The percentage of numbers that are outside the II P range that are detected when calculating the rank is -.-). (WP-1) Obviously, The error rg (lAli) differs from the truthI p / / 1,, + of the value of r (1 Alp) / hook as A is out of range. Consequently, if the true value is determined as r r (lAlp) Gr (| A (p) indicates that there is an error. The device for determining the rank of a number works as follows. In the initial state, the adders 5 and 6, as well as the counter 8, are cleared. In the first cycle, the enabling signal for the formation of / rRrrp respectively, at the outputs of the blocks, the units of the module modulo 1.1, 1.2, 2.1 and 2.2, as a result, at the outputs of the adders modules 5 and 6, the values are formed ((i / 3 I PR Mi i in gRg / p, respectively. If in adder 6: modulo is converted modulo, then on the transfer bus of adder 6 pulses are generated, increasing the contents of counter 8 by one. Similarly, the conversion process continues until the content of the adder 5 is modulo increased by the value generated at the outputs of the nonpositional code to positional conversion unit 7 multiplied by the modulo constant 15 by the value of P41 Block 7 of the nonpositional code conversion to positional representation It is a switching device that converts CV residuals, the position number oSc, and can be any known device for converting a nonpositional code into a binary code. After that, the output bus of the summator 5 modulo the value of 1 j iiu midi fiirus iv-n jna Г Г () at the outputs the counting value gr (), at output 8 the value of RP RP 6 modulo the value dah of the adder A If the distortion of the number A did not occur, then any of the calculated values can be used. With rf (| Alp) at least on one output of the adder 5, corresponding to JHi mC JHlPKt corresponding to 2 Z bits, there is a signal of a logical unit, therefore, the unit in these bits unambiguously indicates an error. Therefore, these bits are directly connected to the inputs of the OR 18 element of the comparison circuit 9. The values of all remaining least significant bits of adder 5 are compared on the EXCLUSIVE OR 17 elements with the values of the corresponding bits of the counter 8. A mismatch also clearly indicates the occurrence of an error, the signal with which is formed at the output of the OR 18 element (output 13). Thereafter, the process of calculating the rank of the number and checking whether A is completed correctly. The proposed device also makes it possible to obtain the position code of a number (output 14) represented in the SOC.

аг, rf.- rf, ar, rf.- rf,

«41"41

tt

аbut

5five

Claims (2)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕ- . НИЯ РАНГА ЧИСЛА по авт. св. № 1125619, отличающееся тем, что с целью расширения функциональных возможностей путем обнаружения ошибок, оно содержит блоки умножения на константу с (п+1)-го по (2п+1)-й, третью и четвертую группы элементов ИЛИ, второй сумматор по модулю, счетчик, схему сравнения и блок преобразования непозиционного кода в позиционный, причем входы остатков по избыточным основаниям устройства соединены с соответствующими входами блока преобразования непозиционного кода в позиционный, входы остатков устройства соединены соответственно с входами блоков умножения на . константу с (п+1)-го по 2п-й, выходы нечетных и четных блоков умножения на константу с (п+1)-го по 2п-й соединены соответственно с входами элементов ИЛИ третьей и четвертой групп, выходы которых соединены соответственно с первым и вторым входами второго сумматора по модулю, выходы суммы и переноса которого соединены соответственно с выходом числа в позиционном представлении устройства и счетным входом счетчика,. выход которого является выходом ранга числа и соединен с первым входом схемы сравнения, выход и второй вход которой соединены соответственно с выходом ошибки устройства и с выходом первого сумматора по модулю, выход блока преобразования непозиционного кода в позиционный соединен с входом (2п+1)-го блока умножения на константу, выход которого соединен с входами элементов ИЛИ второй группы, тактовые входы блоков умножения на константу с S (п+1)-го по (2п+1)-й соединены с тактовым входом устройства.1. DEVICE FOR DEFINITION-. NII RANGE OF NUMBERS by author. St. No. 1125619, characterized in that in order to expand functionality by detecting errors, it contains blocks of multiplication by a constant from the (n + 1) th in the (2n + 1) th, third and fourth groups of OR elements, the second adder modulo , a counter, a comparison circuit, and a unit for converting a non-positional code into a positional one, with the inputs of residues on redundant bases of the device connected to the corresponding inputs of the unit for converting the non-positional code into positional, the inputs of the residuals of the device are connected respectively to the inputs of the blocks more niya on. a constant from the (n + 1) th through the 2 nth, the outputs of the odd and even blocks of multiplication by a constant from the (n + 1) th through the 2 n-th are connected respectively to the inputs of the OR elements of the third and fourth groups, the outputs of which are connected respectively to the first and second inputs of the second adder are modulo, the sum and transfer outputs of which are connected respectively to the output of the number in the positional representation of the device and the counting input of the counter. whose output is the output of the rank of the number and is connected to the first input of the comparison circuit, the output and second input of which are connected respectively to the device error output and to the output of the first adder modulo, the output of the non-position code to position conversion unit is connected to the input of (2n + 1) a unit of multiplication by a constant, the output of which is connected to the inputs of the OR elements of the second group, the clock inputs of the units of multiplication by a constant with the S (n + 1) -th in the (2n + 1) -th are connected to the clock input of the device. 2. Устройство по π. 1, отличающееся тем, что схема сравнения содержит к элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (к =Jlog2rw[, где rm - максимальное значение истинного ранга) и элемент ИЛИ, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первым входом схемы сравнения, к младших разрядов второго входа которой соединены с вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых и оставшиеся разряды второго входа схемы сравнения соединены соответственно с входами элемента ИЛИ, выход которого является выходом схемы сравнения.2. The device according to π. 1, characterized in that the comparison circuit contains EXCLUSIVE OR elements (k = Jlog 2 r w [, where r m is the maximum value of the true rank) and an OR element, and the first inputs of the EXCLUSIVE OR elements are connected to the first input of the comparison circuit, to the lower the bits of the second input of which are connected to the second inputs of the corresponding EXCLUSIVE OR elements, the outputs of which and the remaining bits of the second input of the comparison circuit are connected respectively to the inputs of the OR element, the output of which is the output of the comparison circuit. SU оЛ 197090SU OL 197090
SU843773688A 1984-07-20 1984-07-20 Device for determining rank of number SU1197090A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843773688A SU1197090A2 (en) 1984-07-20 1984-07-20 Device for determining rank of number

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843773688A SU1197090A2 (en) 1984-07-20 1984-07-20 Device for determining rank of number

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1125619A Addition SU475243A1 (en) 1967-01-06 1967-01-06 The device for EDM processing by rolling

Publications (1)

Publication Number Publication Date
SU1197090A2 true SU1197090A2 (en) 1985-12-07

Family

ID=21131904

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843773688A SU1197090A2 (en) 1984-07-20 1984-07-20 Device for determining rank of number

Country Status (1)

Country Link
SU (1) SU1197090A2 (en)

Similar Documents

Publication Publication Date Title
EP0055560A2 (en) Data entry system
EP0483455B1 (en) Single request arbitration scheme for common bus
SU1197090A2 (en) Device for determining rank of number
JPH02179046A (en) Signal encoding system
GB2236924A (en) Pulse width modulation circuit
JPH06252874A (en) Word synchronization detection circuit
JPS63196130A (en) Signal detection system
JP3158711B2 (en) Data transfer method
RU2220502C2 (en) Serial-binary-to-parallel-serial code converter
JP3052848B2 (en) Frame synchronization protection circuit
US6700511B1 (en) Data conversion method, method for obtaining waveform information from square wave using the same, and method for generating square wave from waveform information using the same
RU2188502C1 (en) Serial-binary-to-parallel code converter
SU1273945A2 (en) Device for calculating value of current average
SU1236456A2 (en) Unit-counting code - to - binary code converter
SU1675888A1 (en) Device to check data on transfer
SU1547071A1 (en) Code converter
SU1541646A1 (en) Device for information compression
SU957200A1 (en) Binary to binary-decimal code converters
SU1224802A1 (en) Digital harmonic function generator
KR890004811Y1 (en) Micro processor & interface circuits of bus
SU1309316A1 (en) Parallel n-digit code-to-sequential code converter
SU1760631A1 (en) Ring counter
SU551634A1 (en) Device for communicating with computer
SU1018115A1 (en) Multiplication device
SU1580555A1 (en) Digit-analog servo converter