SU1192132A1 - Устройство дл цифровой амплитудной демодул ции - Google Patents
Устройство дл цифровой амплитудной демодул ции Download PDFInfo
- Publication number
- SU1192132A1 SU1192132A1 SU833657806A SU3657806A SU1192132A1 SU 1192132 A1 SU1192132 A1 SU 1192132A1 SU 833657806 A SU833657806 A SU 833657806A SU 3657806 A SU3657806 A SU 3657806A SU 1192132 A1 SU1192132 A1 SU 1192132A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- unit
- register
- threshold
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
УСТРОЙСТВО ДОЯ ЦИФРОВОЙ АМПЛИТУДНОЙ ДЕМОДУЛЯЦИИ, содержащее со« диненные последовательно аналогоцифровой преобразователь, первый и второй регистры, выходы которых подключены к входам вычитающего блока, и блок сравнени с порогом, выход которого соединен с выходной шиной, отличающеес тем, что, с целью расширени динамического диапазона демодулируемых сигналов, в него дополнительно введены блок выбора экстремума, блок определени максимального перепада, соединенные последовательно третий и четвертый регистры и умножитель, причем блок выбора экстремума включен между входной шиной и входом аналого-цифрового преобразовател , а блок определени максимального перепада включен между выходом вычитающего блока и вхо§ дом третьего регистра, выход которого соединен с первым входом блока (Л сравнени с порогом, второй вход которого соединен через умножитель с выходом четвертого регистра, управл ющий вход которого соединен с выИА ходной шиной. х N5
Description
14
Изобретение относитс к технике св зи и может быть использовано в системах передачи информации с амплитудно-импульсным или комбинированным кодированием.
Цель изобретени - расширение динамического диапазона демодулируемых сигналов.
На чертеже представлена блок-схема устройства дл цифровой амплитуд-. ной демодул ции.
Устройство содержит блок 1 выбора экстремума, аналого-цифровой преобразователь-(АЦП) 2, регистры 3, 4, вычитающий блок 5, блок 6 определени максимального перепада, регистры 7, 8, умножитель 9, блок 10 сравнени с порогом, причем блок 1 выбора экстремума, аналого-цифровой преобразователь 2, первый 3 и второй 4 регистры, соединены последовательно ,выходы регистров подключены к входам вычитающего блока 5, выход которого подключен к соединенным последовательно блоку 6 определе- ни максимального перепада, третьему 7 и четвертому 8 регистрам,, выходы регистра 7 непосредственно, а регистра 8 через умножитель 9 подключены к входам блока 10 сравнени с порогом , выход которого соединен с выходной шиной и управл ющим входом регистра В.
Устройство работает следующим образом.
Аналоговый двухуровневый сигнал поступает на блок 1 выбора экстремума , представл ющий собой в простейшем случае дифференцирующее устройство и аналогоную чейку выборкихранени , запись в которую осуществл етс по сигналу с дифференцирующего устройства.
АЦП 2 производит преобразование аналог-код, и вс дальнейша обработка происходит в цифровом виде. Запуск АЦП и синхронизаци работы цифровых схем осуществл етс по сигналам дифференцирующего устройства в блоке выбора экстремума,
Код текущего экстремума хранитс в первом регистре 3. Во втором регистре 4 хранитс код предшествующего экстремума. Вычитающий блок 5 вырабатывает абсолютную величину разности хран щихс в регистрах значений, котора поступает на блок 6 определени максимального перепада.
322
Блок 6 определени максимального перепада состоит из регистра пам ти и схемы сравнени кодов. Код текущей разности экстремумов, поступающий с вычитающего блока 5, сравниваетс с кодом предьщущей разности , хран щимс в регистре пам ти блока 6 определени максимального перепада . Если текущий код больше или равен предыдущему, анализ продолжаетс в противном случае принимаетс решение об определении максимального перепада, и его код поступает в регистр 7, в котором осуществл етс хранение текущего максимального перепада , сравниваемого с порогом в блоке 10.
Код текущего максимального перепада используетс дл выработки порога в случае, если максимальный перепад соответствует сигналу высокого уровн . Порог вырабатываетс путем умножени кода, хран ще- гос в четвертом регистре 8, на некоторое число К с помощью умножител 9. Число К задаетс предварительно , исход из- соотношени высокого и низкого уровней сигнала Код в регистр 8 записываетс из регистра 7 при демодул ции сигнала высокого уровн , дл чего выход блока 10 сравнени с порогом подключен к управл ющему входу регистра 8. При демодул ции сигнала низкого уровн информации в регистре 8, а следовательно , и порог остаютс без изменени ,
Демодулированный сигнал, представл ющий собой последовательный цифровой код, получаетс на выходе блока 10 сравнени с порогом. При включении устройства все содержащиес в нем регистры автоматически обнул ютс , что обеспечивает правильную работу .
Преимущество предлагаемого устройства по сравнению с известным заключаетс в расширении динамического диапазона демодулируемых сигналов вследствие работы по несущей сигнала Веро тность неправильного опознавани амплитуды символа двухуровневого кода в случае нормального закона р аспределени щума и равноверо тной передачи символов составл ет
егГ (-1:,
2 Т
.
. где У. - pnc.ciча ние между уровн ми
си1-иал ч на нходе порогового устройстнл; G(,| - среднеквадратичное значение
шума; eri(i(- интеграл веро тности.
Отсюда выигрыш в динамическом диапазоне счет упеличени сигнала Z в два раза, поскольку 0,| в случае некоррелированного шума возi .4
растает в |2 раз. При DTOM веро тность ошибки, например дл Л/.,7 снижаетс с А,3.10 до 5.10. В случае коррелированного шума, что обычно имеет место на практике, выигрьпи еще. существеннее. Ди 1амический диапазон демодулируемых сигналов расшир етс также за счет выработки порога из текущего зггачени перепада высокого уровн сигнала.
Claims (1)
- УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ АМПЛИТУДНОЙ ДЕМОДУЛЯЦИИ, содержащее соединенные последовательно аналогоцифровой преобразователь, первый и второй регистры, выходы которых подключены к входам вычитающего блока, и блок сравнения с порогом, выход которого соединен с выходной шиной, отличающееся тем, что, с целью расширения динамического диапазона демодулируемых сигналов, в него дополнительно введены блок выбора экстремума, блок определения максимального перепада, соединенные последовательно третий и четвертый регистры и умножитель, причем блок выбора экстремума включен между входной шиной и входом аналого-цифрового преобразователя, а блок определения максимального перепада включен между выходом вычитающего блока и входом третьего регистра, выход которого соединен с первым входом блока сравнения с порогом, второй вход которого соединен через умножитель с выходом четвертого регистра, управляющий вход которого соединен с выходной шиной.SU <„, 1192132 ‘192132
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833657806A SU1192132A1 (ru) | 1983-10-31 | 1983-10-31 | Устройство дл цифровой амплитудной демодул ции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833657806A SU1192132A1 (ru) | 1983-10-31 | 1983-10-31 | Устройство дл цифровой амплитудной демодул ции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1192132A1 true SU1192132A1 (ru) | 1985-11-15 |
Family
ID=21087405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833657806A SU1192132A1 (ru) | 1983-10-31 | 1983-10-31 | Устройство дл цифровой амплитудной демодул ции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1192132A1 (ru) |
-
1983
- 1983-10-31 SU SU833657806A patent/SU1192132A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 744962, кл. Н 03 К 9/02, 13.04.78. Патент US № 3927309. кл. Н 03 К 5/153, 07.08.76. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4057759A (en) | Communication receiving apparatus | |
US4686676A (en) | Apparatus and method for determining true data in a digital data stream from distorted data | |
SU1192132A1 (ru) | Устройство дл цифровой амплитудной демодул ции | |
US5778031A (en) | Decoding circuit for bi-phase BPSK signal having a high noise immunity | |
US6118831A (en) | Data demodulator device | |
US5424738A (en) | Analog-digital encoding circuit with automatic compensation for the zero offset | |
US4943977A (en) | Correlation pulse generating circuit in a spread spectrum receiver | |
KR100474819B1 (ko) | 데이터기록/재생장치의신호검출방법및그장치 | |
MY125022A (en) | Partial response maximum likelihood (prml) bit detection apparatus | |
US4319360A (en) | Predictor stage for a digit rate reduction system | |
JPS5592054A (en) | Unique word detection circuit | |
SU1152020A1 (ru) | Устройство дл приема и обработки избыточных сигналов | |
SU1534752A1 (ru) | Устройство дл цифровой амплитудной демодул ции | |
SU1107146A1 (ru) | Устройство дл приема избыточной информации | |
SU1742985A1 (ru) | Аналого-цифровой амплитудный детектор | |
RU2024193C1 (ru) | Аналого-цифровой преобразователь с коррекцией случайной погрешности | |
SU1552397A1 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
JPH0546366Y2 (ru) | ||
SU1667152A2 (ru) | Устройство дл коррекции уровн ограничени при воспроизведении двоичной последовательности с носител магнитной записи | |
SU1499508A1 (ru) | Устройство контрол качества канала св зи | |
SU1345354A2 (ru) | Преобразователь импульсно-кодовомодулированных сигналов в дельта-модулированные сигналы | |
GB2063614A (en) | Detecting echoes | |
JPS5925416A (ja) | 警報の待ち受け回路 | |
SU1234973A1 (ru) | Устройство дл декодировани кода Манчестера | |
SU1310841A1 (ru) | Адаптивный анализатор плотности распределени веро тностей |