SU1190500A1 - Устройство дл обнаружени потери импульса - Google Patents
Устройство дл обнаружени потери импульса Download PDFInfo
- Publication number
- SU1190500A1 SU1190500A1 SU833572977A SU3572977A SU1190500A1 SU 1190500 A1 SU1190500 A1 SU 1190500A1 SU 833572977 A SU833572977 A SU 833572977A SU 3572977 A SU3572977 A SU 3572977A SU 1190500 A1 SU1190500 A1 SU 1190500A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- pulse
- exclusive
- delay
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА, содержащее элемент задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И и триггер, причем выход элемента задержки соединен с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, второй вход которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с входом элемента задержки и с входной шиной, отличающеес тем, что, с целью расширени функциональных возможностей устройства, в него введен элемент ИЛИ, первый вход которого подключен к входу элемента задержки и к первому входу триггера, второй вход которого соединен с выходом элемента И и с вторым входом элемента ИЛИ.
Description
со о сд
Изобретение относитс к импульсной технике и может быть использовано в системах управлени , измерени и регулировани .
Цель изобретени - расширение функциональных возможностей устройства за счет восстановлени потер нного импульса во входной импульсной последовательности .
На чертеже представлена функциональна схема устройства дл обнаружени потери импульса.
Устройство дл обнаружени потери импульса содержит элемент 1 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, элемент И 3, триггер 4 и элемент ИЛИ 5, причем выход элемента 1 задержки соединен с первыми входами элемента ИСКЛЮЧАЮЩИЕ ИЛИ 2 и элемента И 3, второй .5ХОД которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, второй вход KOTopoio соединен с входом элемента 1 задержки , с входной шиной и с первыми входами элемента ИЛИ 5 и триггера 4, второй вход которого соединен с выходом элементд И 3 и с вторым входом элемента ИЛИ 5.
Устройство работает следующим образом.
С приходом первого импульса входной последовательности он проходит на первую выходную шину устройства через элемент ИЛИ 5 и подтверждает исходное состо ние триггера 4. Первый импульс поступает также на вход элемента 1 задержки, задержка которого равна периоду следовани импульСОВ , и на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, на выходе элемента ИСКЛЮЧАЮЮЩЕЕ ИЛИ 2 по вл етс импульс, так как на выходе элемента 1 задержки импульс отсутствует, однако на выходе элемента И 3 импульс отсутствует из-за отсутстви импульса на другом его входе.
Второй и последующие импульсы проход т на первую выходную щину устройства через элемент ИЛИ 5, однако на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 импульс отсутствует, так как по вл ютс импульсы на выходе элемента 1 задержки. Следовательно на выходе элемента И 3 импульс отсутствует и состо ние триггера 4 не измен етс .
В момент потери импульса во входной последовательности на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и на втором входе элемента И 3 по вл ютс импульсы, при этом с выхода элемента И 3 импульс
Q через элемент ИЛИ 5 поступает на первую выходную шину устройства, тем самым восстанавлива потер нный импульс во входной импульсной последовательности. Одновременно импульс с выхода элемента И 3 поступает на второй вход триггера 4, изменение состо ни которого фиксирует потерю импульса во входной последовательности .
С приходом импульса, следующего за пропущенным , триггер возвращаетс в исходное состо ние, снима сигнал о пропадании импульса.
Claims (1)
- УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ПОТЕРИ ИМПУЛЬСА, содержащее элемент задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И и триггер, причем выход элемента задержки соединен с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, второй вход которого подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с входом элемента задержки и с входной шиной, отличающееся тем, что, с целью расширения функциональных возможностей устройства, в него введен элемент ИЛИ, первый вход которого подключен к входу элемента задержки и к первому входу триггера, второй вход которого соединен с выходом элемента И и с вторым входом элемента ИЛИ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833572977A SU1190500A1 (ru) | 1983-04-06 | 1983-04-06 | Устройство дл обнаружени потери импульса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833572977A SU1190500A1 (ru) | 1983-04-06 | 1983-04-06 | Устройство дл обнаружени потери импульса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1190500A1 true SU1190500A1 (ru) | 1985-11-07 |
Family
ID=21056860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833572977A SU1190500A1 (ru) | 1983-04-06 | 1983-04-06 | Устройство дл обнаружени потери импульса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1190500A1 (ru) |
-
1983
- 1983-04-06 SU SU833572977A patent/SU1190500A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 984018, кл. Н 03 К 5/153, 1981. Авторское свидетельство СССР № 924844, кл. Н 03 К 5/153, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1190500A1 (ru) | Устройство дл обнаружени потери импульса | |
SU1091162A2 (ru) | Блок приоритета | |
SU613263A1 (ru) | Устройство дл допускового контрол частоты | |
SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1211867A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1506524A1 (ru) | Формирователь импульсов | |
SU1226624A1 (ru) | Формирователь импульсов | |
SU822339A1 (ru) | Селектор импульсов по длительности | |
SU451198A1 (ru) | Счетчик импульсов | |
SU1370751A1 (ru) | Формирователь импульсов | |
SU391563A1 (ru) | ||
SU1218457A1 (ru) | Устройство дл сравнени импульсных сигналов | |
SU1358089A1 (ru) | Устройство совпадений | |
SU1411953A1 (ru) | Селектор импульсов по длительности | |
SU1472908A1 (ru) | Устройство дл контрол распределител импульсов | |
SU1182648A1 (ru) | Устройство блокировки импульсного сигнала | |
SU723768A1 (ru) | Устройство допускового контрол временных интервалов между импульсами | |
SU1443154A1 (ru) | Устройство дл контрол импульсов | |
SU1624451A1 (ru) | Двухвходовое устройство приоритета | |
SU1411954A1 (ru) | Устройство дл обнаружени потери импульса | |
SU1192130A1 (ru) | Устройство дл контрол последовательности чередовани импульсов | |
SU1370750A1 (ru) | Устройство тактовой синхронизации | |
SU1148105A1 (ru) | Устройство дл синхронизации импульсов | |
SU1169154A1 (ru) | Устройство дл формировани серий импульсов | |
SU1443148A1 (ru) | Устройство дл обнаружени потери импульса |