SU1190381A1 - Устройство для округления числа в модулярной системе счисления - Google Patents
Устройство для округления числа в модулярной системе счисления Download PDFInfo
- Publication number
- SU1190381A1 SU1190381A1 SU843750983A SU3750983A SU1190381A1 SU 1190381 A1 SU1190381 A1 SU 1190381A1 SU 843750983 A SU843750983 A SU 843750983A SU 3750983 A SU3750983 A SU 3750983A SU 1190381 A1 SU1190381 A1 SU 1190381A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- outputs
- summation
- deductions
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относится к вычисли- ’ тельной технике и может быть использовано в быстродействующих вычислительных устройствах при выполнении различных немодульных операций, та- 5 ких, как масштабирование, умножение и деление над числами, представленными в непозиционном коде.
Цель изобретения - сокращение количества оборудования. 10
На фиг. 1 представлена структурная схема устройства для округления числа в модулярной системе счисления; на фиг. 2 - схема блока суммирования вычетов по отдельному 15
модулю системы.
Устройство для округления числа в модулярной системе счисления содержит входы 11 - 1. η устройства, первую группу блоков 2. к- 2. псумми- 20 рования вычетов, вторую группу блоков 3.1 - 3.к суммирования вычетов, группу блоков 4.к + 1 - 4.η памяти, дополнительный блок 5 суммирования вычетов, группу регистров 6.к + 1 - 25
6.р,- группу? блоков 7.1 - 7.к памяти, выходы 8.1 - 8.η устройства.
Блок суммирования вычетов содержит узлы 9 памяти, регистры 10 и сумматоры 11 по модулю. 30
• Устройствр для округления числа в модулярной системе счисления реализует округление дробей вида — следующим образом: ;
Λ>·
21кн(Д)
35
к+1
ι "V
Абсолютная погрешность указанного приближения А (А) < 1, если. т^к. - 2,
где 1^., - интервальный индекс числа.
А в системе с модулями
40
к-1
т,
- ядерный интервальный ин- 45 деке числа А,
, т2,...,тп— попарно взаимно простые, модули.
Блоки 2, 3 и 5 суммирования вычетов устройства служат для вычисления θ
за Ту тактов модульных линейных ком бинаций из у вычетов вида:
ЧММ” ·
55
где и С5 - константы, Х5 - вычет по модулю ·
Из узла 9 памяти, входящего в блоки суммирования вычетов,, по величинам Х2р И р= 1 поступающим
на старшие и младшие разряды адресных входов, считываются константы
Далее полученные константы за тактов суммируются на сумматорах 11 по модулю.
Константы для блоков суммированйя вычетов приведены в следующей таблице . .
к
где Μ ,. = П ш ,. .
1 ·= 1 1
Из блока 4. ] памяти по величинам и , поступающим на старшие и младшие разряды адресных входов соответственно, считывается величина:
Г | |
(П, -к+1 б к |
Из блока 7. ΐ памяти по величинам и %, поступающим на старшие и. младшие разряды адресных входов соответственно, считывается величина
. Л = К1+ейЮ1т; ·,
где К(Ч ) = если <тпп-п+к+2;·
. п 1.Чп~тп> если 9 п 7, т п-п+к+2 ..
С = .
Устройство для округления чисел в модулярной системе счисления работает следующим образом.
Модулярный код (οί,, об2, ...,‘о2„)
числителя дроби
М,
подлежащей округлению, через входы 1.1 - 1,п устройства принимается в блоки 2. к - 2.η суммирования вычетов, где вычисляются величины
к-1 | 1,-1 I | ||
у | (ά;ΛΛί,κ-ι[ηιί | ||
1ι*ι | πν * 1 | Мк-1 |
представляющие собой цифры модулярного кода интервального индекса числа .,Полученные величины поступают на адресные входы блоков 4.у памяти групп, из которых считываются^величины модулярного кода числа А, запоминающиеся в соответствующих регистрах 6. ] группы. С регистров 6.| величины об у поступают на входы блоков 3.Ϊ суммирования вычетов группы и дополнительный блок 5 суммирования вычетов, которые в течение очередных^ тактов получают соот ветственно величины:
п-к-1
Σ с=
Iе1 5
-1
ГП.
к+ΐ
т.
1
п-к-1 у | |°Ч+1С1 |тк+1 | Л <*п | ||||
Ζ_ | тк+) | % + | С | тп | т |
На заключительном такте работы устройства по величинам и , пос1190381 4
тупающим на адресные входы, из блоков 7.ί памяти группы считываются величины модулярного кода числа» которые вместе с величинами пос-?
5 тупают на выходы 8.1 -8.η устройства.
Следует отметить, что конвейерная структура предлагаемого устройства для округления чисел в модулярной
Ю системе счисления обеспечивает ему максимально возможную пропускную способность: одна операция округления в один такт.
Блок
Значения констант блока
——— | ||||
т | Л | с1 э |
2.] к т.
.1= к - η
3.1 η - к-1 шΐ = 1-к
5 η - к то
п
3 при 3 / к
3 при 5 = к
к + 3
к + 3
_1_ "т5 и 3
-и
5’ к-1 при 3 к
Мк-ι | т . | |
при | 3 = к | |
Μ п- | •1 | Мп-ι к1 |
к+5 | ^кт к+51т к +5 | |
1 | I | М п-1 V1 |
тк*5 1тП | <Мкшк+5 / | |
при | 5 г п-к | при 3 = п - |
Мк | 1 | |
|®п | 1, при | |
при | 3 = η - к | 3 = η - к |
И 90381
Claims (2)
1. УСТРОЙСТВО ДЛЯ ОКРУГЛЕНИЯ ЧИСЛА В МОДУЛЯРНОЙ СИСТЕМЕ СЧИСЛЕНИЯ, содержащее две группы блоков суммирования вычетов, дополнительный блок суммирования вычетов, причем входы с первого по (К - 1)-й (14 "К < п. , где. η - число модулей) устройства соединены с соответствующими входами блоков суммирования вычетов первой группы, к-ΐ. входы которых соединены соответственно с входами с к-го по р-й устройства, отличающееся тем, что,
с целью сокращения количества оборудования, оно содержит две группы блоков памяти и группу регистров, причем выход первого блока суммирования вычетов первой группы соединен с младшими адресными входами блоков памяти первой группы, старшие адресные входы которых соединены соответственно с выходами блоков суммирования вычетов первой группы с второго по (п - к)-й, выходы блоков памяти первой группы соединены е входами соответствующих регистров
группы, выходы которых соединены с соответствующими входами дополнительного блока суммирования вычетов и являются соответственно выходами с (к + 1)-го по η-й устройства, выходы регистров группы.с первого по (η - К - 1)-й соединены с соответствующими входами блоков суммирова— · ния вычетов второй группы, выходы которых соединены со старшими адресными входами соответствующих блоков памяти второй группы, выход дополнительного блока суммирования вычетов соединен с младшими адресными входами блоков памяти второй группы, .§
выходы которых являются соответственно выходами с первого по к-й. устройства.
2. Устройство поп. ^отличающееся тем, что блок суммирования вычетов содержит группу из ? узлов памяти, ( ?о£2£+ 1) групп регистров, Р групп сумматоров
по модулю, причем (2 р — 1)-й и 2р входы блока суммирования вычетов ( р= 1 -Т ) соединены соответственно с младшими и старшими адресными входами р-го узла памяти, выход которого соединен с входом соответствующего регистра первой группы, первые и вторые входы сумматоров по модулю группы соединены соответственно с выходами регистров соответствующей группы, выходы сумматоров по модулю группы соединены с входами регистров следующей группы, выход регистра последней группы является выходом блока суммирования вычетов.
5Ц 1190381
1 . . 1190381
2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843750983A SU1190381A1 (ru) | 1984-05-29 | 1984-05-29 | Устройство для округления числа в модулярной системе счисления |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843750983A SU1190381A1 (ru) | 1984-05-29 | 1984-05-29 | Устройство для округления числа в модулярной системе счисления |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1190381A1 true SU1190381A1 (ru) | 1985-11-07 |
Family
ID=21122989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843750983A SU1190381A1 (ru) | 1984-05-29 | 1984-05-29 | Устройство для округления числа в модулярной системе счисления |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1190381A1 (ru) |
-
1984
- 1984-05-29 SU SU843750983A patent/SU1190381A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3742201A (en) | Transformer system for orthogonal digital waveforms | |
DE69721991D1 (de) | Effiziente mehrkanalfilterung für cdma-modems | |
US3702393A (en) | Cascade digital fast fourier analyzer | |
Beidleman | On near-rings and near-ring modules | |
SU1190381A1 (ru) | Устройство для округления числа в модулярной системе счисления | |
US3577086A (en) | Generator of delayed sequences employing shift register techniques | |
JP4056171B2 (ja) | ディジタルマッチトフィルタ回路 | |
SU1200281A1 (ru) | Устройство дл суммировани М чисел | |
RU2029435C1 (ru) | Комбинационный рекуррентный формирователь остатков | |
SU1174920A1 (ru) | Ассоциативное суммирующее устройство | |
SU1564613A1 (ru) | Сумматор по модулю три | |
Kameyama et al. | Design of highly parallel residue arithmetic circuits based on multiple-valued bidirectional current-mode MOS technology | |
SU1520524A1 (ru) | Устройство дл пирамидальной свертки по модулю три | |
SU1555871A1 (ru) | Корректор с обратной св зью по решению | |
SU972503A1 (ru) | Конвейерное устройство дл вычислени цепных дробей | |
RU1807563C (ru) | Система декодировани двоичных последовательностей | |
SU1372361A1 (ru) | Асинхронный последовательный регистр | |
SU1012243A1 (ru) | Устройство дл сложени @ чисел | |
SU577528A1 (ru) | Накапливающий сумматор | |
SU841049A1 (ru) | Ячейка пам ти дл регистра сдвига | |
SU1571773A1 (ru) | Устройство дл вычислени синдромов кода Рида-Соломона | |
SU1170449A1 (ru) | Последовательный сумматор кодов с иррациональными основани ми | |
SU1229758A1 (ru) | Устройство дл умножени | |
SU1129618A1 (ru) | Генератор случайных процессов | |
JPS57186830A (en) | Parallel-series converting and separating circuit |