SU1185636A1 - Система передачи цифровой информации - Google Patents

Abstract

1. СИСТЕМА ПЕРЕД.ЛЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержаща  иа передающей стороне источник цифровой информации , информационные выходы которого соединены с информационными Бхода.п( преобразовател  основани  кода, формирователь выходного сигнала, выход которого подключен к вхоцу выходного согласующего блока, а на приемной стороне - входной согласующий блок, потребитель цифровой информации , информационные входы которого подключены к информационным выходам обратного преобразовател  основани  кода, информационные входы которого соединены с выходами решающего блока, первый вход которого соединен с выходом формировател  втори 1ных тактов, вход которого подключен к входу порогового формировател , выход которого соединен с вторым входом рещающего блока, отличающа с  тем, что, с целью повыщени  скорости передачи , на передающей стороне введены Щ1фровой модул тор и блок управлени  передачей, выход которого соединен с тактовым входом источника цифровой информации и с тактовым входом преобразова: ел  основани  кода. информационные выходы :соторого подклют чены к информационным входам цифрового модул тора, информационные выходы которого соединены с информационными входами формировател  выходного сигнала, синхронизирую1Ц1 Й выход цифрового модул тора подключен к синхронизирующему входу блока управлени  передачей, при этом цифровой модул тор содержит первый и второй элементы 2И, элемент 311, первый и второй элементы 2ИЛИ, делитель частоты на два и генератор стандартных импульсов, выход которого соединен с первым входом делител  частоты на два, с первым входом первого элемента 2ИЛИг § и с первым входом первого элемента 2И, W выход которого соединен с первым входом второго элемента 21ШИ и с вторым входом с делител  частоты на два, выход которого подключен к первому входу второго элемен§ та 2И и к второму входу первого элемента 2ИЛИ, выхоц которого соединен с первым входом элемента ЗН, выход которого подключен к второму входу второго элемента 2ИЛИ, второй 00 вход первого элемента 2И соединен с втopы м ел входом элемента ЗИ, третий вход которого Oi соединен с вторым входом второго элемента 2И, вторые входь первого и второго элемен00 тов 2И  вл ютс  информационными входами о цифрового модул тора, информационными выходами которого  вл ютс  выходы второго элемента 2И и второго элемента 2ИЛИ, выход первого элемента 2ИЛИ  вл етс  синхронизирующим выходом цифрового модул тора, а на приемной .стороне введены блок управлени  приемом, первый и второй входы которого соединены соответственно с первым и вторым входами решаюи1его блока, третий вход которого подключен к первому вькоду блока упразпет   приемом, второй выход которого соединен с тактовым входом обратного пре

Description

образовател  основани  кода и с тактовым входом потребител  цифровой информации, выход входного согласующего блока подключен к входу порогового формировател .

2. Система по п. 1, отличающа с  тем, что формирователь выходного сигнала содержит первый и второй операциош ые усилители, первый, йТорой, третий и четвертый элементы 2И, счетный триггер и элемент 2ИЛИ, выход которого подключен к входу счетного триггера, единичный выход которого соединен с пе)вым входом первого элемента 2И и с первым входом второго элемента 2И, второй вход которого подключен к первому входу третьего элемента 2И и к первому входу элемента 2ИЛИ, второй

вход которого подключен к второму входу первого элемента 2И и к первому входу четвертого элемента 2И, второй вход которого соединен с инверсным выходом счетного триг гера и с вторым входом третьего элемента 2И, выход которого соединен с первым входом первого операционного усилител , второй вход которого соеди1;ен с выходом второго элемента 2И, выход первого элемента 2И подключен к первому входу второго операционного усилител , второй вход которого соединен с выходом четвертого элемента 2И, выходы первого и второго операционных усилителей объединены и  вл ютс  выходом формировател  выходного сигнала, информационными входами которого  вл ютс  первый и второй входы элемента 2ИЛИ.

1

Изобретение относитс  к технике св зи и может быть использовано дл  передачи информации.

Целью изобретени   вл етс  повыщение скорости передачи.

На фиг. 1 изображена структурна  электрическа  схема предлагаемой системы передачи; на фиг. 2 - временные диаграммы работы системы; на фиг. 3 - временные диаграммы работы цифрового модул тора.

Система передачи цифровой ш формации содержит ИСТОШ1ИК 1 цифровой информации, преобразователь 2 основани  кода, цифровой модул тор 3, формирователь 4 выходного сигнала, выходной согласующий блок 5, потребитель 6 цифровой информации, входной согласующий блок 7, пороговый формирователь 8, формирователь 9 вторичных тактов, решающий блок 10, обратный преобразователь II основани  кода, блок 12 управлени  передачей , блок 13 управлени  приемом.

Источник 1 цифровой информации содержит блок 14 хранени  двоичной информации, формирователь 15 двоичных кодовых групп, распределитель 16 импульсов.

Потребитель 6 цифровой информации содерм ит распределитель 17 импульсов, блок 18 хранени  двоичной цифровой информашш, формирователь 19 двоичных кодовых rpyim.

Цифровой модул тор 3 содержит элемент ЗИ 20, генератор 21 стандартных импульсов, делитель 22 частоты на два, первый элемент

2ИЛИ 23, первый элемент 2И 24, второй элемент 2ИЛИ 25, второй элемент 2И 26.

Формирователь 4 выходного сигнала содержит первый операционный усилитель 27, элемент 2ИЛИ 28, счетный триггер 29, первый элемент 2И 30, второй элемент 2И 31, третий элемент 2И 32, четвертый элемент 2И 33, второй операционный усилитель 34.

Блок 12 управлени  передачей содержит

счетный 35 и установочный 36 триггеры,

элемент И 37.

Блок 13 управлени  приемом содержит счетный триггер 38, элемеот задержки 39, установочный триггер 40, элемент И 41.

Система работает следующим образом. В источнике 1 цифровой информации преобразуютс  двоичные цифровые слова разр дностью N- Зп, где п- 1,2,..., ц -1 в двоичные трехразр дные группы (фиг. 2а),

а в преобразователе 2 основани  кода они последовательно перекодируютс  в даухразр дные троичные группы таким образом, что наличие импульса на одном информационном выходе преобразовател  2 основани 

кода соответствует троичной позиции 1, наличие импульса на другом информационном выходе - позиции 2, а отсутствие на обоих выходах им 1ульса - позиции 0. После подачи питани  установочные 36 и 40

и счетные 35 и 38 триггеры и распределители 16 и 17 импульсов сбрасываютс  в нулевые состо ни  и запускаетс  генератор 21 стандартных импульсов (на функциональной 3 схеме цепи питани  и запуска опущены). В первый момент работы на информационных выходах источника 1 цифровой информации всегда установлены логические О, что соответствует троичному коду (01). Эта перва  группа используетс  в качестве установочной дл  синхронизации системы. В цифровом модул торе 3 информационные импульсы (фиг. ЗЭ,е) последовательно, по мере поступлени , умножаютс  в элементах 2И 26, и 24, ЗИ 20 на трехпозиционные им пульсы, которые формируютс  генератором 21 стандартных импульсов несушей частоты f ц, делителем 22 частоты импульсов на два и элементом 2ИЛИ 23, (фиг. З ,5, в). На один информационный выход дафрового модул тора 3 проход т импульсы, соответст вующие позиции 1, а на другой - суммарн импульсы позиций 2 и 0. Поскольку щ итель ность периода импульса позиции 2 вдвое меньше периода импульсов позиции О и 1, то дл  синхронной работы делител  22 частоты импульсов на два после каждого сигнала позиции 2 он устанавливаетс  в исходное состо }1ие (фиг. 35). Импульсы синхронизации через синхронизирующий выход цифрового модул тора 3 поступают на вход блока 12 управлени  передачей. По переднему фронту первого импульса устанавливаетс  установочный триггер 36, по заднему фронту этого импульса устанавливаетс  счетный триггер 38 и сбрасываетс  очередным. Таким образом, на выходе блока 12 управлени  передачей формируютс  импульсы (фиг. 3 г), по высокому уровню которых в преобразователе 2 основани  кода формир етс  первый разр д, а по низкому - второ разр д троичной двухразр дной группы, а по каждому заднему фронту импульсов высокого уровн  распределитель 16 импульсов поочередно подключает на информационный выход источника 1 цифровой информации трехразр щгую двоичную группу. Последним импуль сом распределител  16 импульсов по переднему фронту в блоке 14 хранени  двоичной информации считываетс  очередное слово цифровой информации, и далее процесс фор мировани  групп цифровой  нформашш повтор етс . В формирователе 4 выходного сигнала информационные импульсы суммируютс  . элементом 2ИЛИ 28 (фиг. 2 5), а счетный триггер 29 по переднему фронту каждого импульса мен ет состо ние на противополож ное (фиг. 2б), обеспечива  чередование пол рности выходного сигнала операционных усилителей 27 и 34. Коэффициент передачи операционного усилител  34, который фоо64 мирует сигнал, соответствующий позиции 1 устанавливаетс  примерно вдвое больше коэффициента передачи операционного усилител  27, который формирует сигнал позиций О и 2. При согласовании с конкретной линией св зи коэффициенты передачи операционных усилителей 34 и 27 могут несколько отличатьс  от соотношени  1:2. Таким образом, на выходе формировател  4 выходного сигнала получаем бипол рный сигнал с разными уровнем амплитуд и длительностью периода Т или Т/2 (фиг. 2i-). Выходной согласующий блок 5 обеспечивает необходимое усиление и согласование сигнала с конкретной линией св зи. На приеме выходной согласующий блок 7 обеспечивает необходимое усиление сигнала и линейное интегрирование (фильтр нижних частот). Пороговый формирователь 8 выдел ет импульсы с крутыми фронтами при переходе сигнала, соответствующего позиции I, через порог и (фиг. 2, г ,3), а формирователь 9 вторичных тактов выдел ет короткие импульсы при каждом переходе сигнала через пулевой уровет (фиг. 2е). Каждый выделенный тактовый импульс соответствует одной позиции троичной кодовой группы с периодом т или Т/2. Поэтому если эти импульсы, задержанные на фиксированную величину i - 112 (фиг. 2х), подать на третий вход решающего блока 10, а на второй и первый входы сигналы с выходов формирователей 8 и 9, то на одном выходе рещаюшего блока 10 при фиксировании позиции 1 устанавливаетс  высокий уровень сигнала (фиг. 2), при фиксировании позиции 2 (При совпадении .задержанных и незадер санных импульсов с выхода формировател  9 вторичных тактов). устанавливаетс  высокий ; ровень сигнала на другом выходе решающего блока 10 (фиг. 2м), а при фиксации позиции сигнала О - на обоих выходах решающего блока 10 сигнал низкого уровн . Обратный преобразователь 11 основани  кода преобразует троичные двухразр дные группы в двоичные трехразр дные (фиг. 2к). Синхронизаци  приема прив зываетс  к установочной группе кода (01). По первой позицш 1 устанавливаетс  установочный триггер 40 блока 13 управлени  приемом и только после этого проход т такть: через элемент И 41, которые и управл ют решающим блоком 10. Импульсы, сформированные счетным триггером 38 (фиг. 2к), группируют троичные кодовые группы и управл ют распределителем 17 импульсов потребител  в цифровой информации дл  формировани 

двоичных трехразр дных групп в цифровые слова в обратном пор дке, как это выпопиллось в источнике 1 цифровой информации.

Изобретение позвол ет при неизменной верхней граничной частоте канала св зи повысить скорость передачи информации в

1,23 раза, так как одна из позиций сигнала (например 2), передаетс  с частотой в 2 раза выше. Кроме того, дл  примененных сигналов исключаетс  межсимвопьные помехи в полосе пропускани  канала, и поэтому нелинейные искажени  сигнала ми1гамальны.

If О о Г, 7-П±Г7 7-г о о а

.atfi effMa/r т et yrjrar 7tf anna i ytaijnntn тглшпа.

cfit.atfoeffi tfynno Г Белова Л

.p -

n п

л.

JL

Л

n n

7Г

I 7 ; 7 I 011 I 100

п n п

n п

JL

П п

п П

Л

ГП

I ото

Claims (2)

1. СИСТЕМА ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащая на передающей стороне источник цифровой информации, информационные выходы которого соединены с информационными входами преобразователя основания кода, формирователь выходного сигнала, выход которого подключен к входу выходного согласующего блока, а на приемной стороне — входной согласующий блок, потребитель цифровой информации, информационные входы которого подключены к информационным выходам обратного преобразователя основания кода, информационные входы которого соединены с выходами решающего блока, первый вход которого соединен с выходом формирователя вторичных тактов, вход которого подключен к входу порогового формирователя, выход которого соединен с вторым входом решающего блока, отличающаяся тем, что, с целью повышения скорости передачи, на передающей стороне введены цифровой модулятор и блок управления передачей, выход которого соединен с тактовым входом источника цифровой информации и с тактовым входом преобразователя основания кода, информационные выходы которого подклют чены к информационным входам цифрового модулятора, информационные выходы которого соединены с информационными входами' формирователя выходного сигнала, синхронизирующим выход цифрового модулятора подключен к синхронизирующему входу блока управления передачей, при этом цифровой модулятор содержит первый и второй элементы 2И, элемент ЗП, первый и второй элементы 2ИЛИ, делитель частоты на два и генератор стандартных импульсов, выход которого соединен с первым входом делителя _; частоты на два, с первым входом первого элемента 2ИЛИ_Г S и с первым входом первого элемента 2И, выход которого соединен с первым входом второго элемента 2ИЛИ и с вторым входом делителя частоты на два, выход которого подключен к первому входу второго элемента 2И и к второму входу первого элемента 2ИЛИ, выход которого соединен с первым входом элемента ЗИ, выход которого подключен к второму входу второго элемента 2ИЛИ, второй вход первого элемента 2И соединен с вторым входом элемента ЗИ, третий вход которого соединен с вторым входом второго элемента 2И, вторые входы первого и второго элементов 2И являются информационными входами цифрового модулятора, информационными выходами которого являются выходы второго элемента 2И и второго элемента 2ИЛИ, выход первого элемента 2ИЛИ является синхронизирующим выходом цифрового модулятора, а на приемной стороне введены блок управления приемом, первый и второй входы которого соединены соответственно с первым и вторым входами решающего блока, третий вход которого подключен к первому выходу блока управления приемом, второй выход которого соединен с тактовым входом обратного пре образователя основания кода и с тактовым входом потребителя цифровой информации, выход входного согласующего блока подключен к входу порогового формирователя.

2. Система по π. 1, отличающаяся тем, что формирователь выходного сигнала содержит первый и второй операцио!шые усилители, первый, Второй, третий и четвертый элементы 2И, счетный триггер и элемент 2ИЛИ, выход которого подключен к входу счетного триггера, единичный выход которого соединен с первым входом первого элемента 2И и с первым входом второго элемента 2И, второй вход которого подключен к первому входу третьего элемента 2И и к первому входу элемента 2ИЛИ, второй вход которого подключен к второму входу первого элемента 2И и к первому входу четвертого элемента 2И, второй вход которого соединен с инверсным выходом счетного триг* гера и с вторым входом третьего элемента 214, выход которого соединен с первым входом первого операционного усилителя, второй . вход которого соединен с выходом второго элемента 2И, выход первого элемента 2И подключен к первому входу второго операционного усилителя, второй вход которого соединен с выходом четвертого элемента 2И, выходы первого и второго операционных 'усилителей объединены и являются выходом формирователя выходного сигнала, информационными входами которого являются первый и второй входы элемента 2ИЛ14.