SU1185604A1 - Аналого-цифровой преобразователь интегральных характеристик электрических величин с мультипликативной автокоррекцией - Google Patents

Abstract

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ИНТЕГРАЛЬНЫХ ХАРАКТЕРИСТИК ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН С МУЛЬТИПЛИКАТИВНОЙ АВТОКОРРЕКЦИЕЙ, содержащий аналоговый коммутатор, источник опорного напр жени , три блока перемножени , каждый из которых выполнен на двух операционных усилител хинверторах , четырех аналоговых ключах , формирователе импульсов стабильной длительности и двух преобразовател х напр жени  в частоту, блок управлени , выполненный на нуль-ор гане., счетчике и дешифраторе, сумматор частот, выполненный на шести триггерах , сдвиговом регистре, инверторе и элементе ИЛИ, генератор опорной частоты, элемент задержки, цифровой интегратор, блок масштабировани , элемент ИЛИ, счетчик результата, триггер пам ти знака и согласующее устройство, входы которого  вл ютс  шинами входных сигналов, первые выходы соединены с соответствующими первыми входами аналогового коммутатора , а.второй выход - с входом нуль-органа блока управлени , выход нуль-органа соединен с входом счетчика , выходы которого подключены к входам дешифратора, выходы которого  вл ютс  выходами блока управлени  и соединены с вторыми входами аналогового коммутатора, первыми входами первого и второго аналоговых ключей каждого блока перемножени , первым и вторым входами блока деле- ни  на период, первым входом блока , извлечени  корн  квадратного, первы ми входами блока масштабировани , первым и вторым входами цифрового интегратора, первым и вторым входами элемента ИЛИ, входом элемента i задержки, первым входом счетчика результата, каждый первый и второй выходы аналогового коммутатора соединены соответственно с входами первого и второго операционных усилителей-инверторов каждого блока перемножени  и через второй и третий аналоговые ключи соединенысоответственно с входами соответствующих преобразователей напр жени  в часто00 ту блоков перемножени , выходы первого и второго операционных усили;л телей-инверторов каждого блока пере9 ) множени  соединены соответственно через первый и четвертый аналоговые ключи с входами первого и второго преобразователей напр жени  в частоту , выход первого преобразовател  напр жений в частоту каждого блока перемножени  подключен к первому входу Соответствующего формировател  импульсов стабильной длительности, второй вход каждого из которых соединен с выходом генератора опорной частоты, а выходы - с вторыми входа- ми третьего и четвертого аналоговых

Description

ключей, выход второго преобразовател  напр жени  в частоту каждого блока перемножпми  соединен соответственно с первыми входами первого, второго и третьего триггеров cyMi a- тора частот, вторые входы которых соединены с выходами соответственно четвертого, п того и шестого триггеров , первые входы которых подключены соответственно к выходам первого, второго и третьего триггеров, вторые входы объединены и через инвертор подключены к входу сдвигового регистра , выходу генератора опорной частоты и третьему входу блока делени  на период, а третьи входы четвертого, п того и шестого триггеров подключены к выходам сдвигового регистра, тре- тий вход цифрового интегратора соединен с выходом элемента задержки, а первые выходы - с четвертыми входами блока делени  на период, п тый вход которого соединен с вторым выходом цифрового интегратора, первым входом триггера пам ти знака, второй вход которого- подключен к выходу элемента ИЛИ, второй, третий и четвертый входы блока масштабировани  соединены соответственно с первым и вторым выходами блока делени  на период и выходом блока извлечени  корн  квадратного , второй вход которого подключен к тр-етьему выходу блока делени  на

5604

период и п тому входу блока масштабировани , выход которого подключен к второму входу счетчика результата, выход1-г которого  вл ютс  выходными шинами, третий вход аналогового коммутатора соединен с выходом источника опорного напр жени , отличающийс  тем, что, с целью повышени  точности и упрощени  преобразовател , в него введены вычитающий счетчик , ключ, двоичный умножитель коррекции , выполненный на элементах И, элементе ИЛИ и счетчике, первый вход которого соединен с выходом элемента ИЛИ сумматора частот, второй вход счетчика соединен с выходом блока управлени , а выходы - с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами вычитающего счетчика, а выходы с входами элемента ИЛИ двоичного умножител  коррекции, выход которого подключен к четвертому входу цифрового интегратора, причем выход блока управлени  соединен с первыми входами ключа и вычитающего счетчика , второй вход которого через ключ соединен с выходом блока масштабировани  , при этом в сумматоре частот входы элемента ИЛИ объединены с вторыми входами первого , второго и третьего триггеров .

1

Изобретение относитс  к энергетике и может быть использовано в измерительно-информационных системах, автоматизированных системах управлени , где предусматриваетс  контроль и ввод данных об интегральных параметрах электрической сети (активной и реактивной энергии и мощности трехфазной цепи, действующих значений напр жени  и силы переменного тока) в электронные вычислительные машины дл  последующей обработки.

Цель изобретени  - повышение точности и упрощение преобразовател .

На чертеже изображена структурна  схема электрического аналогоцифрового преобразовател  интегральных характеристик электрических величин с мультипликативной автокоррекцией .

Аналого-цифровой преобразователь состоит из согласующего устройства 1, аналогового коммутатора 2, источника 3 опорного напр жени , блоков 4-6 перемножени , каждый из которых содержит входы 7-11, два операционных усилител  - инвертора 12 и 13, аналоговые ключи 14 - 17, преобразователи 18 и 19 напр жени  в частоту и формирователь 20 импульсов стабильной длительности, блок 21 управлени , содержащий нуль-орган 22, счетчик 23

и дешифратор 24, сумматора 25 4acTof, содержащего триггеры 26 - .«I, сдайговый регистр 32, инвертор 33 и эле мент ИЛИ 34, генератора 35 опорной частоты, двоичного умножител  36 коррекции, содержащего счетчик 37, группу элементов И 38, элемент ИЛИ 39,вычитающего счетчика 40, ключа 41, элемента 42 задержки, цифрового интегратора 43, блока 44 делени  на период, блока 45 извлекател  корн  квадратного, блока 46 масштабировани , счетчика 47 результата, элемента ИЛИ 48 и триггера 49 пам ти знака. Входы согласующего устройства 1  вл ютс  шинами входных сигналов, а первые выходы соединены с первыми входами аналогового коммутатора 2, второй выход Согласующего устройства 1 подключен к входу нуль-органа22, выход которого соединен с входом счетчика 23, Выходы последнего подключены к входам дешифратора 24, выходы которого соединены с вторыми входами аналогового коммутатора.2,, первыми входами аналоговых ключей 14 и 15 каждого блока 4-6, первьм и вторым входом цифрового инте/рато 43, блока 44, первыми входами блоков 45 1 46, счетчика 47, входом элемента 42, первым входом вычитающего счетчика 40,первым и вторым входами элемента ИЛИ 48, первым входом ключа 41. Каж дый первый и второй выходы аналогов го коммутатора 2 соединены с входами 9 и 11 блоков 4-6. Входы 7 и 8 каждого из блоков 4-6 подключены к входам соответственно аналоговых ключей 14 и 15, а входы 9 и 11 - к входам соответственно операционных усилителей-инверторов 12 и 13 и через аналоговые ключи 15 и 17 - к входам преобразователей 18 и 19 напр жени  в частоту. Выходы операцион ных усилителей-инверторов 12 и 13 соединены соответственно через аналоговые ключи 14 и 16 с входами преобразователей 18 i 19. Выход преобразовател  18 подк очен к первому входу формировател  20, второй вход которого соединен с входом 10 блоков 4 - 6, а выходы - с входами аналоговых ключей 16 и 17. Выход преобразовател  19 каждого блока 4-6 соединен с первым входом триггеров соответственно 26 - 28, вторые входы последних соединены с входами элемента ИЛИ 34 и выходами соответственно триггеров 29 - 31, первые входы кото рых подключены соответственно к выходам триггеров 26 - 28, вторые входы объединены и подключены через инвертор 33 к входу сдвигового регистра 32, выходу генератора 35, а третьи входы соединены с выходами сдвигового регистра 32. Выход элемента ИЛИ 34 Соединен с первым входом счетчика 37 двоичного умножител  36 коррекции. Второй вход счетчика 37 подключен к выходу дешифратора 24. Выходы счетчика 37 соединены с первыми входами элементов И 38, вторые входы которых подключены к выходам вычитающего счетчика 40, а выходы - к входам элемента ИЛИ 39, третий вход цифрового интегратора 43 соединен с выходом элемента 42, четвертый вход - с выходом элемента 39, а выход генератора 35 соединел с третьим входом блока 44, четвертые входы которого соединены с первыми выходами цифрового интегратора 43, второй выход которого соединен с п тым входом блока 44 и первым входом триггера 49, второй вход которого соединен с выходом элемента 48. Выход генератора 35 соединен с входами 10 блokoв 4 - 6. Второй и третий входы блока 46 соединены с первым и вторым выходами блока 44, четвертый вход с выходом блока 45, второй вход которого подключен к третьему выходу блока 44 и п тому входу блока 46. Выход блока 46 подключен к второму входу счетчика 47 и через ключ 41 к второму входу вычитающего счетчика 40. Выход источника 3 соединен с третьим входом аналогового коммутатора 2. Работа аналого-цифрового преобразовател  интегральных характеристик электрических величин с мультипликативной автокоррекцией отличаетс  от работы прототипа осуществлением мультипликативной автокоррекции и введением корректирующего коэффициента. Мультипликативна  автокоррекци  в аналого-цифровом преобразователе производитс  в каждом его рабочем цикле. Цл  этого блоком 21 выдел етс  такт коррекции, в начале которого вычитающий счетчик 40 устанавливаетс  в состо ние . , где п - число двоичных разр дов счетчика 40, счетчик 37 сбрасываетс  в нуль, клкт 41 замыкаетс , а к входу блоков 4 6 подключаетс  опорное напр жение U| с выхода источника 3 опорного напр жени  претерпевающее в аналогоцифровом преобразователе те же преобразовани , что и входные токи (напр жени ) .

Поэтому при проведении коррекции на выходе блока 46 формируетс  пачка импульсов, число N| которых определ етс  из выражени 

N, ,(1)

где Ki - суммарный масштабный коэффициент функции преобразовани  аналого-цифрового преобразовател ;

- корректирующий коэффициент, устанавливаемый двоичным умножителем 36 коррекции совместно с вычитающим счетчиком 40; U| - опорное напр жение

K, Np,/2 (2) где N - число, которому соответствует код в вычитающем счетчике 40, п

2 - коэффициент пересчета счетчиков 37 и 40.

Управл ющим кодом двоичного умножител  36 коррекции  вл етс  код числа NOP, наход щийс  в вычитающем счетчике 40, причем старший разр д последнего  вл етс  управл ющим дл  младшего разр да счетчика 37 и наоборот - младший - дл  старшего. Число NQ(; может быть представлено так: .,

.2 -2

NOC П.Г2

+ d,

n-2

(3)

+ d

+ . .

О где d dg - состо ни 

d

h-( п-г разр дов вычитающего счетчика 40

((n-i 1-2 I

do могут принимать

значени  О или 1). При этом при поступлении NJ импульсов на первый вход счетчика 37 с выхода элемента 34 сЗмматора 25 частот на выход первого элемента И 38 поступает число импульсов (NK /2)dn, , на выход следующего за ним элемента И 38 ( ) df.j на выход последнего элемента И 38 (N || 2)dg, На выход элемента ИПИ 39 поступает число имп-г

. п-2

+ d

п-г

4)

что Соответствует выражению (2).

При отсутствии мультипликативной погрешности аналого-цифрового преобразовател  ЛК К - К О, где К - расчетное значение масштабного коэффициента функции преобразовани  аналого-цифрового преобразовател  (число импульсов в выходной пачке блока 46 равно 2 . Поэтому при поступлении этой пачки на второй

вход вычитающего счетчика 40 его состо ние не измен етс  и соответствует

Г-1

числу N

ос

При наличии мультипликативной погрешности (ДК 0) число импульсов на выходе блока 46, а следовательно, и входе вычитающего счетчика 40 измен етс  на некоторую величину uNp, что приводит к изменению состо ни 

счетчика 40 до значени , соответствую щего числу N jj. 2 - д, , а следовательно , и изменению корректирующего коэффициента К. Причем последний должен прин ть такое значение,

при котором при поступлении на вход двоичного умножител  36 коррекции того же числа импульсов (N | ), что и до коррекции состо ни  вычитающего счетчика 40, число импульсов на входе этого счетчика будет равно 2.

Коэффициент К до и после коррекции определ етс  из следующих выражений (5) и (6) соответственрю:

KK 1/2; (5) к, (,-uN,,)/2 (1 -uNo /2 )/2.(6)

При этом с учетом выражени  (1)

справедливы следующие соотношени  K.Uy4l/2 2 +

(7)

К,.и.40 - ilTTI i- T/r 2 ,

К ( 8)

Ос

которые при подстановке значени  , из (7) в (8) и делени  обеих частей последнего на (2 + ,l) преос образуютс  к виду

- ftN,, (1 + -t-uN /2) (9)

ос

Разложим правую и левую часть уравнени  (9) в степенные р ды

-17 - UN Of/2 1 - А N., /2 - (iN,,/2) -„(ANoc/S V „(10) 5 (1 - uNoe/2 r 1 - &N /2%

(&Noc/2) (iNoc/). (11)

I

Два первых члена степенных р дов (10) и (11) совпадают, поэтому при пренебрежении остальными их членами можно говорить о справедливости выражени  (7).

Наличие третьего, четвертого и т.д. членов р дов (10) и (11) приводит к относительной методической погрешности коррекции

8 - |(ЛК/К)2.

(12)

При uK/Ki: 1%, что имеет место в реальных аналого-цифровых преобразо- , вател х с периодической (через несколько секунд) коррекцией,

S 0,015%.

Цл  снижени  8„ можно увеличивать число шагов коррекции. Так, после ее. второго и третьего шага относительна  методическа  погрешность определ етс  как 3/2(ЛК/К) и - |(йК/К)

при ЛК/К 1% составл ет соответственно 0,0015% и О,00015%.

Инструментальна  погрешность мультипликативной автокоррекции в предлагаемом преобразователе зависит от числа разр дов вычитающего счетчика 40 и при и 12 составл ет:

1:.ц. (1/2)МОО% 0,03%. (13)

В прототипе инструментальна  погрешность мультипликативной автокоррекции зависит от числа разр дов вычитающих счетчиков, а также точности подборки шунтирующих резисторов и сопротивлени  ключей. Сопротивлени  резисторов в прототипе должны быть подобраны как г . г, где i - пор дковый номер резистора, а г - сопротивление резистора. Однако несоответствие реальных шкал р дов высокостабильньгх резисторов этим значени м, а также сопротивлени  аналоговых ключей могут привести к поправке в шунтирующих сопротивлени х rj до 1%. Тогда при поступлении на вход вычитающего счетчика на первом шаге коррекции,,когда сопротивление между стабилизаторами тока и напр жени  в преобразователе напр жени  в частоту составл ет R г/2,01, (2

1), импульсов состо ние этого счетчика измен етс  до значени  2 - 1, что приводит к изменению сопротивлени  R до значени 

.о(г

(t) ,ОН(2 -1)

При этом погрешность коррекции определ етс  из выражени 

к.и. ftN,/2,(15)

где NQP определ етс  из выражени 

.|,о14( п ii.

- .о1.г

ос

с/б;

при п 12; S 1(,о,г - 0,5%.

Таким образом, инструментальна  погрешность коррекции в предлагаемом 5 аналого-цифровом преобразователе снижаетс  по сравнению с инструментальной погрешностью прототипа в

&K.U. K.U. ( раз.

В предлагаемом аналого-цифровом

0 преобразователе мультипликативна  автокоррекци  дл  всех блоков перемножени  производитс  в его каждом рабочем цикле, в то врем  как в прототипе она производитс  дл  каждого блока 1 раз-за три рабочих цикла. При этом методическа  погрешность в аналого-цифровом преобразователе по сравнению с таковой в прототипе снижаетс  с учетом формулы (12) в

Q 9 раз.

Кроме того, в предлагаемом аналогоцифровом преобразователе по сравнению с прототипом отпадает необходимость в двух вычитающих счетчиках,

j шунтирующих резисторах и аналоговых ключах дл  их подключени , сдвиговом регистре, четырех ключах, трех элементах ИЛИ, элементе И, за счет чего осуществл етс  упрощение устройства по сравнению с прототипом.

Claims (1)

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ИНТЕГРАЛЬНЫХ ХАРАКТЕРИСТИК ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИН С МУЛЬТИПЛИКАТИВНОЙ АВТОКОРРЕКЦИЕЙ, содержащий аналоговый коммутатор, источник опорного напряжения, три блока перемножения, каждый из которых выполнен на двух операционных усилителяхинверторах, четырех аналоговых ключах, формирователе импульсов стабильного длительности и двух преобразователях напряжения в частоту, блок управления, выполненный на нуль-органе, счетчике и дешифраторе, сумматор частот, выполненный на шести триггерах, сдвиговом регистре, инверторе и элементе ИЛИ, генератор опорной частоты, элемент задержки, цифровой интегратор, блок масштабирования, элемент ИЛИ, счетчик результата, триггер памяти знака и согласующее устройство, входы которого являются шинами входных сигналов, первые выходы соединены с соответствующими первыми входами аналогового коммутатора, а.второй выход - с входом нуль-органа блока управления, выход нуль-органа соединен с входом счетчика, выходы которого подключены к входам дешифратора, выходы которого являются выходами блока управления и соединены с вторыми входами аналогового коммутатора, первыми входами первого и второго аналоговых ключей каждого блока перемножения, первым и вторым входами блока деле- ¹ ния на период, первым входом блока извлечения корня квадратного, первыми входами блока масштабирования, первым и вторым входами цифрового интегратора, первым и вторым входами элемента ИЛИ, входом элемента задержки, первым входом счетчика результата, каждый первый и второй выходы аналогового коммутатора соединены соответственно с входами первого и второго операционных усилителей-инверторов каждого блока перемножения и через второй и третий аналоговые ключи соединены соответственно с входами соответствующих преобразователей напряжения в часто-^: ту блоков перемножения, выходы первого и второго операционных усилителей-инверторов каждого блока перемножения соединены соответственно через первый и четвертый аналоговые ключи с входами первого и второго преобразователей напряжения в частоту, выход первого преобразователя напряжения в частоту каждого блока перемножения подключен к первому входу соответствующего формирователя импульсов стабильной длительности, второй вход каждого из которых соединен с выходом генератора опорной частоты, а выходы - с вторыми входами третьего и четвертого аналоговых ключей, выход второго преобразователя напряжения в частоту каждого блока перемножения соединен соответственно с первыми входами первого, второго и третьего триггеров сумма- тора частот, вторые входы которых соединены с выходами соответственно четвертого, пятого и шестого триггеров, первые входы которых подключены соответственно к выходам первого, второго и третьего триггеров, вторые входы объединены и через инвертор подключены к входу сдвигового регистра, выходу генератора опорной частоты и третьему входу блока деления на период, а третьи входы четвертого, пятого и шестого триггеров подключены к выходам сдвигового регистра, тре- тий вход цифрового интегратора соединен с выходом элемента задержки, а первые выходы - с четвертьгми входами блока деления на период, пятый вход которого соединен с вторым выходом цифрового интегратора, первым входом триггера памяти знака, второй вход которого’подключен ' к выходу элемента ИЛИ, второй, третий и четвертый входы блока масштабирования соединены соответственно с первым и вторым выходами блока деления на период и выходом блока извлечения корня квадратного, второй вход которого подключен к третьему выходу блока деления на период и пятому входу блока масштабирования, выход которого подключен к второму входу счетчика результата, выхода: которого являются выходными шинами, третий вход аналогового коммутатора соединен с выходом источника опорного напряжения, отлича-; ю щ и й с я тем, что, с целью повышения точности и упрощения преобразователя, в него введены вычитающий счетчик, ключ, двоичный умножитель коррекции, выполненный на элементах И, элементе ИЛИ и счетчике, первый вход которого соединен с выходом элемента ИЛИ сумматора частот, второй вход счетчика соединен с выходом блока управления, а выходы - с первыми входами соответствующих элементов И, вторые входы которых соединены с выходами вычитающего счетчика, а выходы с входами элемента ИЛИ двоичного умножителя коррекции, выход которого подключен к четвертому входу цифрового интегратора, причем выход блока управления соединен с первыми входами ключа и вычитающего счетчика, второй вход которого через ключ соединен с выходом блока масштабирования , при этом в сумматоре частот входы элемента ИЛИ объединены с вторыми входами первого , второго и третьего триггеров .