SU1181114A1 - Цифровой частотный дискриминатор для устройства автоматической подстройки частоты - Google Patents

Description

Изобретение относится к радиоэлектронике и может быть использовано в блоках формирования и стабилизации сетки частот.

Известен цифровой частотный дис- 5 криминатор, содержащий источник опорной частоты, выход которого через делитель частоты соединен с первым входом элемента И, второй вход которого соединен с выходом подстраиваемого генератора, и реверсивный счетчик 0

Недостатком данного дискриминатора является недостаточная помехозащищенность и относительно большое вре- 15 мя частотной перестройки.

Наиболее близким к предлагаемому техническому решению является цифровой частотный дискриминатор для устройства автоматической подстройки 20 частоты, содержащий элемент И, первый вход которого является входом сигнала опорной частоты, а второй вход - входом сигнала подстраиваемой частоты, первый счетчик, блок форми- 25 рования зоны нечувствительности, блок определения направления перестройки частоты и реверсивный счетчик, управляющий вход которого соединен с выходом блока определения направле- 30 ния перестройки частоты, а вход синхронизации реверсивного счетчика соединен с первым выходом блока формирования зоны нечувствительности, входы которого соединены с выходами первого^ счетчика, а первый дополнительный вход является входом сигнала тактовой частоты, причем второй выход блока формирования зоны нечувствительности соединен с первым входом блока опре- 4θ деления направления перестройки частоты, выход элемента И подключен к входу первого счетчика, выходы которого подключены к входам блока определения направления перестройки час- 45 тоты С23·

Однако в известном цифровом частотном дискриминаторе не определяется величина частотной расстройки, что приводит к большому времени 50

частотной подстройки.

Цель изобретения - повышение быстродействия.

Для этого в цифровой частотный дискриминатор для устройства автома- 55 тической подстройки частоты, содержащий элемент И, первый вход которого является входом сигнала опорной частоты, а второй вход - входом сигнала подстраиваемой частоты, первый счетчик, блок формирования зоны нечувствительности, блок определения направления перестройки частоты и реверсивный счетчик, управляющий вход которого соединен с выходом бло ка определения направления перестройки частоты, а вход синхронизации реверсивного счетчика соединен с первым выходом блока формирования зоны нечувствительности, входы которого соединены с выходами первого счетчика,· а первый дополнительный вход является входом сигнала тактовой частоты, причем второй выход блока формирования зоны нечувствительности соединен с первым входом блока определения направления перестройки частоты, введены инвертор и элемент ИЛИ, первый счетчик выполнен реверсивным, а блок определения направления подстройки частоты выполнен в виде последовательно соединенных триггера, первый вход которого является первым входом блока определения направления перестройки частоты, и дополнительного элемента И, второй вход которого соединен с вторым входом триггера и является вторым входом блока определения направления перестройки частоты, выход элемента И является выходом блока определения направления перестройки частоты, причем второй вход блока определения направления перестройки частоты через инвертор соединен с входом сигнала опорной частоты и вторым дополнительным входом блока формирования зоны нечувствительности, выход элемента И через элемент ИЛИ соединен с входом синхронизации первого счетчика, вход управления которого соединен с выходом блока определения направления перестройки частоты, при этом второй вход элемента ИЛИ соединен с первым выходом блока формирования зоны нечувствительности.

На чертеже изображена структурная электрическая схема предлагаемого цифрового частотного дискриминатора.

Цифровой частотный дискриминатор содержит элемент И 1, элемент ИЛИ 2, инвертор 3, источник 4 сигнала опорной частоты, первый счетчик 5, выполненный реверсивным, блок 6 формирования зоны нечувствительности,

з 1181

блок 7 определения направления перестройки частоты, реверсивный счетчик 8, блок 6 формирования зоны нечувствительности содержит элемент ИЛИ 9 и N элементов И 10, блок 7 определе- 5 ния направления перестройки частоты содержит триггер 11 и дополнительный элемент И 12.

Цифровой частотный дискриминатор работает следующим образом. 10

За один цикл работы с источника 4

сигнала опорной частоты на элемент И 1 поступает импульс сигнала опорной частоты. Сформированный счетный интервал заполняется импульсами сигнала 15 подстраиваемой частоты в элементе И 1. Пачка импульсов поступает через элемент ИЛИ 2 на первый счетчик 5, выполненный реверсивным. Частота импульсов сигнала опорной частоты вы- 20 бирается так, что для данной частоты подстраиваемого сигнала на первый счетчик 5 за время счета поступает такое количество импульсов, сколько нужно для его полного заполнения и 25 сброса всех разрядов в "0". Если частота подстраиваемого сигнала больше заданной, то в первом счетчике 5 после окончания счета установится число, показывающее на сколько им- зо пульсов за время счета частота подстраиваемого сигнала больше заданной, а триггер 11 опрокидывается сигналом с выхода элемента И 10 блока 6 формирования зоны нечувствительности в момент перехода зоны нечувствительности и устанавливает первый счетчик 5 и реверсивный счетчик 8 на вычитание через дополнительный элемент И 12 после окончания счета. В момент окончания импульса счета на входы первого счетчика 5 и реверсивного счетчика 8 начинает поступать последовательность

14 4

тактовых импульсов через элемент ИЛИ 9 Через последний проходит такое количестве импульсов, чтобы в первом счетчике 5 установился код частоты, соответствующий зоне нечувствительности для данной частоты, и таким образом, на первый счетчик 5 и реверсивный счетчик 8 поступает такое количество импульсов п, число которых в первом счетчике 5 больше заданного. В этот момент сигнал с элемента И 10 блока 6 формирования зоны нечувствительности запрещает прохождение импульсов тактовой частоты на первый счетчик 5 и реверсивный счетчик 8. В последнем, который является счетчиком-накопителем, первоначальное число уменьшается на число п, которое определяет разность между частотами подстраиваемого сигнала и заданной частотой. Триггер 11 устанавливается в первоначальное состояние в начале импульса счета. Аналогично происходит работа цифрового частотного дискриминатора, и если частота меньше заданной, только в этом случае первый счетчик 5 и реверсивный счетчик 8 работают на сложение. Если код частоты в первом счетчике 5 после окончания счета попадает в зону нечувствительности, то элемент ИЛИ 9 закрывается и число в реверсивном счетчике 8 не меняется.

Таким образом, в предлагаемой схеме цифрового частотного дискриминатора определение частотной ошибки сигнала подстраиваемой частоты и внесение поправки в код реверсивного, счетчика 8, управляющего частотой подстраиваемого сигнала, происходит за один такт, что сокращает время перестройки.

1181114

Claims (2)

1. ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР ДЛЯ УСТРОЙСТВА АВТОМАТИЧЕСКОЙ ПОДСТРОЙКИ ЧАСТОТЫ, содержащий элемент И, первый вход которого является входом сигнала опорной частоты, а второй вход - входом сигнала подстраиваемой частоты, первый счетчик, блок формирования зоны нечувствительности, блок определения направления перестройки частоты и реверсивный счетчик, управляющий вход которого соединен с выходом блока определения направления перестройки частоты, а вход синхронизации реверсивного счетчика - с первым выходом блока формирования зоны нечувствительности, входы которого соединены с выходами первого счетчика, а первый дополнительный вход является входом сигнала тактовой частоты, причем второй выход блока формирования зоны нечувствительности соединен с первым входом блока определения направления

   перестройки частоты, отличающийся тем, что, с целью повышения быстродействия, в него введены инвертор и элемент ИЛИ, первый счетчик выполнен реверсивным, а блок определения направления перестройки частоты - в виде последовательно соединенных триггера, первый вход которого является первым входом блока определения направления перестройкичастоты, и дополнительного элемента И, второй вход которого соединен с вторым входом триггера и является вторым входом блока определения направления перестройки частоты, выход элемента И является выходом блока определения направления перестройки частоты, причем второй вход блока определения направления перестройки частоты через инвертор соединен с входом сигнала опорной частоты и вторым дополнительным входом блока формирования зоны нечувствительности, выход элемента И через элемент ИЛИ соединен с входом синхронизации первого счетчика, вход управления которого соединен с выходом блока определения направления перестройки частоты, при этом второй вход элемента ИЛИ соединен с первым выходом блока формирования зоны нечувствительности.

   ИТОТГ^,и

   1

   1181114
2. 2