SU1176442A1

SU1176442A1 - Digital signal generator

Info

Publication number: SU1176442A1
Application number: SU843613879A
Authority: SU
Inventors: Владимир Иванович Якименко; Дмитрий Дмитриевич Недосекин; Анатолий Федорович Бульбанюк; Анатолий Павлович Рязанов; Владимир Васильевич Алексеев
Original assignee: Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова (Ленина); Войсковая часть 60130
Priority date: 1984-04-29
Filing date: 1984-04-29
Publication date: 1985-08-30

Abstract

ЦИФРОВОЙ ГЕНЕРАТОР СИГНАЛОВ , содержащий счетчик тактов, дешифратор , блок синхронизации, блок сравнени , счетчик импульсов, группу К элементов И, элемент ИЛИ, сумматор по модулю два, отличающийс тем, что, с целью расширени функциональных возможностей , в него дополнительно введены преобразователь напр жение частота , регистр сдвига, регистр констант, счетчик частоты, переключатель , три элемента И, три сумматора , вычитатель, блок дешифраторов , блок счетчиков, группа К триггеров, коммутатор, причем первый выход блока синхронизации сое-.динен -с пбрвыми входами первого и второго элементов И, вторые входы которых соединены с соответствук цими выходами регистра сдвига, выход первого элемента И соединен со счетным входом счетчика тактов, выходы которого соединены с соответствующими входами блока дешифраторов , выходы которого соединены с соответствующими S-входами группы триггеров, выходы которых соединены с первыми входами группы элементов И, а выход последнего триггера соединен, кроме того, с первым входом элемента ИЛИ и первым входом третьего элемента И, вторые входы группы элементовИ объединены и соединены с первым выходом преобразовател напр жение - частота , выходы группы элементов И соединены с соответствующими счетными входами блока счетчиков, выходы которых соединены с соответствующими информационными входами коммутатора , выходы которого вл ют-, с выходом генератора, знаковый вход коммутатора соединен с выходом сумматора по модулю два, а управл ю (Л ,щий вход соединен с выходом дешифратора , выход второго элемента И соединен со счетным входом счетчика импульсов, управл ющим входом первого сумматора, К -вход которого соединен с выходом счетчика импульсов , R-входом блока счетчиков, R- входами второго и третьего суммато j ров, К. -входами счетчика тактов и счетчика импульсов не вторым входом элемента ИЛИ, третий вход кото Ю рого соединен с вторым выходом блока синхронизации, первым входом преобразовател напр жение - частота первым входом сумматора по модулю два, первым входом переключател , 3 -входом регистра сдвига и R-входами группы триггеров, первый выход регистра констант соединен с первыми входами второго и третьего сумматоров , второй выход регистра констант через второй вход третьего элемен- , та И соединен с вторым входом второго сумматора, выход первого суммато; ра соединен с первым входом блокаA DIGITAL SIGNAL GENERATOR containing a clock counter, a decoder, a synchronization unit, a comparison unit, a pulse counter, a group of AND elements, an OR element, a modulo two, characterized in that, in order to expand its functionality, a voltage converter is added to it frequency, shift register, constant register, frequency counter, switch, three AND elements, three adders, subtractor, decoder block, counter block, trigger group K, switch, the first output of the synchronization block -in one -p with the first and second elements I, the second inputs of which are connected to the corresponding outputs of the shift register, the output of the first element I is connected to the counting input of the clock counter, the outputs of which are connected to the corresponding inputs of the decoder unit, the outputs of which are connected to the corresponding S - inputs of a group of flip-flops, the outputs of which are connected to the first inputs of the group of elements AND, and the output of the last trigger is connected, moreover, to the first input of the element OR and the first input of the third element AND, the second The inputs of the element group are combined and connected to the first output of the voltage-frequency converter, the outputs of the group of elements I are connected to the corresponding counting inputs of the block of meters, the outputs of which are connected to the corresponding information inputs of the switch, whose outputs are - with the generator output, the sign input of the switch is connected with the output of a modulo two adder, and a control (L, the input is connected to the output of the decoder, the output of the second element I is connected to the counting input of the pulse counter, which controls the course of the first adder, the K input of which is connected to the output of the pulse counter, the R input of the counter unit, the R inputs of the second and third summers, K., the inputs of the clock counter and the pulse counter not the second input of the OR element, the third input of which connected to the second output of the synchronization unit, the first input of the voltage converter is the frequency of the first modulo-two input, the first input of the switch, the 3rd input of the shift register and the R inputs of the trigger group, the first output of the constant register is connected to the first inputs of the second th and third adders, the second output of the register of constants through the second input of the third element, And connected to the second input of the second adder, the output of the first summat; pa connected to the first input of the unit

Description

сравнени , с собственным первым входом и первым входом вычитател , второй вход которого подключен к выходу и второму входу третьего сумматора, при этом второй вход блока сравнени соединен с выходом и третьим входом второго сумматора, выход блока сравнени соединен с вторым входом сумматора по модулю два и входами синхронизации второго и третьего c i iMaторов , выход вычитатеп подключен к входу дешифратора, С-вход регистраcomparison, with its own first input and the first input of the subtractor, the second input of which is connected to the output and the second input of the third adder, while the second input of the comparison unit is connected to the output and the third input of the second adder, the output of the comparison unit is connected to the second input of the modulo two and synchronization inputs of the second and third ci iMators, the output of the subtract is connected to the input of the decoder, the register C input

сдвиги подключен к выходу элемента ИЛИ, третий выход блока синхронизации через второй вход переключател подключен к счетному входу счетчика частоты, выход которого соединен с вторым входом первого сумматора, а выход переноса подключен к собственному R-входу, второй вход преобразовател напр жение-частота вл етс входом задани амплитуды выходного сигнала , входы регистра констант подключены к шине констант генератора.shifts are connected to the output of the element OR, the third output of the synchronization unit through the second input of the switch is connected to the counting input of a frequency counter, the output of which is connected to the second input of the first adder, and the transfer output is connected to its own R input, the second input of the voltage-frequency converter is the input of the amplitude of the output signal, the inputs of the register of constants are connected to the generator constant bus.

1one

Изобретение относитс к импульсной технике и может быть использоваг но в автоматизированных системах кон ,трол и управлени , а также дл анализаторов сигналов в радиофизике, океанологии.The invention relates to a pulse technique and can be used in automated con, trol and control systems, as well as for signal analyzers in radio physics, oceanology.

Целью изобретени вл етс расширение функциональных возможностей генератора за счет обеспечени автоматического регулировани параметров выходного сигнала.The aim of the invention is to extend the functionality of the generator by providing automatic control of the parameters of the output signal.

На чертеже представлена структурна цифрового генератора сигналов .The drawing shows a structural digital signal generator.

Цифровой генератор сигналов содер жит преобразователь 1 .напр жение-частта , последовательно соединенныесчетчик 2тактов,блок 3дешифраторов,группу Ктриггеров 4,группуК элементов И 5 блок 6счетчиков икоммутатор 7.Первый выход блока 8 синхронизации соединен с входами первого и второго элементов И 9 и 10, второй и третий выходы блока 8 синхронизации соединены с входами переключател 11, выход которого подключен к входу счетчика 12 частоты. Выход счетчика 13 аргумента подключен через первый вход элемента ИЛИ 14 к управл ющему входу двухразр дного регистра 15, The digital signal generator contains a 1-pitch-frequency transducer, connected in series with a 2-stroke counter, a 3-decoder unit, a group of Triggers 4, a group of elements AND 5 a block of 6 counters and a switch 7. The first output of block 8 of synchronization 8 is connected to the inputs of the first and second elements I 9 and 10, the second and third outputs of the synchronization unit 8 are connected to the inputs of the switch 11, the output of which is connected to the input of the frequency counter 12. The output of the counter 13 of the argument is connected through the first input of the element OR 14 to the control input of the two-bit register 15,

Выходы сумматоров 16, 17 и 18 соединены со своими первыми входами, регистр 19 констант подключен к второму и третьему входам соответственно второго сумматора 17 и третьего сумматора 18, к второму входу которого подключен выход элемента И 20, а выходы первого сумматора 16 иThe outputs of the adders 16, 17 and 18 are connected to their first inputs, the register 19 constants connected to the second and third inputs, respectively, of the second adder 17 and the third adder 18, to the second input of which is connected the output element And 20, and the outputs of the first adder 16 and

третьего- сумматора 18 соединены с соответствующими первым и вторым входами вычитател 21. Входы блока 2 сравнени соединены-с выходами первого сумматора 16 и второго сумматора 17, а выход через сумматор 23 по модулю два - со знаковым входом коммутатора 7, управл ющий вход которого подключен к выходу дешифратора 24.the third adder 18 is connected to the corresponding first and second inputs of the subtractor 21. The inputs of the comparison unit 2 are connected to the outputs of the first adder 16 and the second adder 17, and the output through the modulator 23 is two to the sign input of the switch 7, the control input of which is connected to the output of the decoder 24.

Цифровой генератор работает следующим образом.The digital generator works as follows.

В исходном состо ний все счетчики и сумматоры обнулены, а в регистр 19 констант записан код числа где N - количество точек формируемого сигнапа на периоде его представлени . Блок 3 дешифраторов установлен на срабатьшание при поступлении в счетчик 2 тактов таких тактов, номер i Которых пропорциогГален значению i-и координаты синусои .ды из первой четверти ее периода.In the initial state, all the counters and adders are reset, and the constant number register 19 contains the code of the number where N is the number of points of the generated signal for the period of its representation. Block 3 of the decoders is set to operate when the clock enters the counter 2 cycles of such cycles, the number i of which is proportional to the value of the i-coordinate of the sine of the wave from the first quarter of its period.

Генератор работает в двух режимах .The generator works in two modes.

Первый режим: генерирование дискретных отсчетов одной гармоники с посто н1}ым числом дискрет N на период и посто нной амплитудой Uo (частота задаетс блоком 8 синхронизации ) .The first mode: the generation of discrete samples of a single harmonic with a constant n1} th number of discrete N per period and a constant amplitude Uo (the frequency is set by synchronization unit 8).

Второй режим: генерирование дискретных отсчетов р да гармоник с переменным числом дискрет N N/m и переменным значением амплитуд 0, 35 В первом режиме переключатель 11 установлен в положение 25. К входу преобразовател 1 напр жение - частота подключаетс напр жение Uo задающее уровень максимального отсчета гармонического сигнала U,cosuJ-t Одновременно включаетс блок 8 синхронизации , содержащий например, генератор импульсов (ГТИ),делитель частоты с переменным коэффициентом делени (ДПКД.) дл задани р да тактовых частот, интегрирующую RC-цепь подключенную к источнику питани через кнопку Пуск, причем выход f Cцепи через вторые контакты кнопки подключен к третьему выходу блока 8 синхронизации. С второго выхода блока В синхронизации подаетс импульс запуска на тактовый вход преобразовател 1 напр жение - частота (вследствие чего на его выход.поступает поток импульсов F ), а через . элемент ИЛИ 14 этот импульс поступает на управл ющий вход двухразр дного регистра 15, записыва на первый разр д импульс 1, поступивший одно временно на его информационный вход. Этот же импульс поступает на первые входы группы К триггеров 4, устанавлива их в состо ние, при котором группа К элементов И 5 открываетс дл прохождени потока импульсов .FQ в блок 6 счетчиков. Потенциал с первого разр да регистра 15 открывает первый элемент И 9 дл прохождени тактовых импульсов с первого выхода блока 8 синхронизации на вход счетчика 2 тактов, а элемент И.10 остаетс закрытьм. Одновременно с третьего выхода блока 8 синхронизации импульс 1 через первый вход переключател 11 поступает в счетчик 12 частоты, записыва в него единицу. В этом состо нии цифровой генератор начинает формировать ординаты cos-сигнала на интервале . Через элемент И 9 на вход счетчика 2 тактов поступает поток тактовых импульсов, и при достижении в счетчике 2 определенного кода происходит срабатывание первого из дешифраторов в.блоке 3, который измен ет состо ни первого триггера группы триггеров 4, потенциал которого, в свою очередь, закрьшает первый элемент группы элементов И 5 дл дальнейшего прохождени импульсов FO , при этом в счетчике на первом входе блока 6 счетчи-,55 Second mode: generation of discrete samples of a number of harmonics with a variable number of discrete values NN / m and variable amplitudes 0, 35 In the first mode, switch 11 is set to position 25. Voltage is connected to the input of converter 1 - the frequency is connected voltage Uo setting the maximum harmonic count U signal, cosuJ-t Simultaneously, synchronization block 8 is turned on, for example, a pulse generator (GTI), a variable division frequency divider (PDDK) for setting a series of clock frequencies, integrating an RC circuit Connected to the power source through the Start button, and the output f C-terminal through the second contacts of the button is connected to the third output of the synchronization unit 8. From the second output of the synchronization block B, a start pulse is applied to the clock input of the voltage converter 1 - the frequency (as a result, the stream of pulses F arrives at its output) and through. the OR 14 element, this pulse arrives at the control input of the two-bit register 15, recording pulse 1, which came simultaneously to its information input, at the first discharge. The same pulse arrives at the first inputs of the group K of the flip-flops 4, setting them to the state in which the group K of the And 5 elements opens to pass the stream of pulses .FQ into the block 6 of the counters. The potential from the first register bit 15 opens the first element AND 9 for passing the clock pulses from the first output of the synchronization unit 8 to the input of the 2 clock counter, and element 10 remains closed. Simultaneously, from the third output of the synchronization unit 8, pulse 1 through the first input of the switch 11 enters the frequency counter 12, writing a unit to it. In this state, the digital generator begins to form the ordinates of the cos signal in the interval. Element 9 at the input of the 2 clock counter receives a stream of clock pulses, and when counter 2 reaches a certain code, the first of the decoders in block 3 is triggered, which changes the state of the first trigger of trigger group 4, the potential of which, in turn, finishes the first element of the group of elements AND 5 for the further passage of the pulses FO, while in the counter at the first input of the block 6 the counter-, 55

ков накапливаетс код С1, пропорциональный произведению напр жени UQ на первое значение ординаты косинуса. 1The code C1 accumulates, proportional to the product of the voltage UQ and the first cosine ordinate value. one

сравнени и вычитател 21, при этом в сумматоре 16 также производитс сложение кода из счетчика 12 ( ) 424 Счетчик 2 тактов, продолжа счет, через определенное количество i тактовых импульсов, пропорциональное амплитуде ординат синусоиды, формирует последовательно на -м, 3-м, К-м выходах блока 3 дешифраторов единичные импульсы. Последовательно срабатывают 2-й, К-й триггеры группы триггеров 4, прерыва поток импульсов FO на соответствующие 2-й, 3-й, К-й входы блока 6 счетчиков. Таким образом, в блоке 6 счетчиков накоплена последовательность про изведений р да ординат синусоиды ( косинусоиды) на интервале Jf/2 на значение на:пр жени Um. .,::,(,i,2,...,(K-i), где i - номера выходов блока 6 счетчиков или номера р да интервалов времени, в течение которых формируютс соответствующие р ды, « Л/4. После срабатывани последнего триггера 4 импульс с его выхода закрывает последний элемент И 5 и через элемент ИЛИ 14 поступает на управл ющий вход двухразр дного регистра 15 сдвига. Импульс 1 в нем сдвигаетс с первого разр да во второй, благодар чему закрываетс прохождение тактовых импульсов через элемент И 9 и открьюаетс через элемент И 10. Указанный импульс поступает также на управл ющий вход элемента И 20. Из регистра 19 констант в сумматор 17 считьшаетс код N/4, а в сумматоре 18 остаетс нулевой код . Формирование адреса дл опроса соответствующего счетчика в блоке 6 счетчиков и.вывода через коммутатор -7 Sin 7 ординат род -сигнала на интервале 2п7 производитс при помощи сумматоров 16, 17 и 18 и блока 22 сравнени следующим образом. Дл получени на выходе цифрового генератора, например, cos-сигнала первый тактовый импульс подаетс через элемент И 10 на вход счетчика 13 аргумента и на первый управл ющий вход (вход считывани ) сумматора 16, из которого нулевой код считьшаетс на входы блока 22comparison and subtractor 21, while in the adder 16 also the code is added from the counter 12 () 424 The 2 clock counter, continuing to count, after a certain number of i clock pulses, proportional to the amplitude of the ordinates of the sinusoid, forms successively on the –th, 3rd, K th outputs of the block 3 decoders single pulses. The 2nd, Kth triggers of the trigger group 4 are sequentially triggered, interrupting the flow of FO pulses to the corresponding 2nd, 3rd, and Kth inputs of the block of 6 counters. Thus, in block 6 of the counters, a sequence of products of a number of ordinates of a sine wave (cosine wave) has been accumulated over the interval Jf / 2 by the value of: the voltage Um. ., ::, (, i, 2, ..., (Ki), where i are the numbers of the outputs of block 6 of the counters or the number of p and the number of time intervals during which the corresponding rows are formed, "L / 4. After the last trigger 4, the pulse from its output closes the last element AND 5 and through the element OR 14 enters the control input of the two-bit shift register 15. Pulse 1 in it shifts from the first bit to the second, thereby closing the passage of clock pulses through the element 9 and is opened through element 10. This pulse is also fed to the control input element 20. And from register 19 of constants the code N / 4 is read into adder 17. A zero code remains in adder 18. Formation of an address for polling the corresponding counter in block 6 of counters and output via switch -7 Sin 7 ordinate of genus signal the 2p7 interval is performed using adders 16, 17 and 18 and the comparison unit 22 as follows. To obtain, for example, a cos-signal at the output of the digital oscillator, the first clock pulse is fed through an AND 10 element to the input of counter 13 of the argument and to the first control input ( read input of the adder 16, and which schitshaets zero code on the inputs 22,

с предьщущимкодом , формиру но вьш код А,. В блоке 22 сравнени код А сравниваетс с ко дом А/4 N/4 дл управлени знаком вы ходной ординаты сигнала, а в вычитателе 21 формируетс разность кодов с выходов сумма:торов 16 и 18 А. что в режиме генерировани косинусоиды соответствует номеру счетчика на вькоде О блока 6 счетчиков.with the previous code, form the above code A ,. In block 22, code A is compared with code A / 4 N / 4 to control the sign of the output ordinate of the signal, and in subtractor 21, the difference between the codes from the sum outputs: tori 16 and 18 A. In the cosine mode, the number of the counter corresponds to In the code about block 6 counters.

Второй тактовый импульс, поступа на сумматор 16, считывает из него код А 1 в блок 22 сравнени и в вычитатель 21 и одновременно вл етс тактом суммировани . Код А с первого входа сумматора 16 суммируетс с-кодом , подключенным к второму его входу, а суммд.их запоминаетс в сумматоре 1о до еледующего такта. При этом в блоке 22 сравнени вновь сравниваетс код А с кодом N/4. При условии А д ,4 блок 22 сравнени .не формирует управл ющий импульс на изменение содержимого сумматоров 17 и 18, а на выходе сумматора 23 по модулю два остаетс потгнциал, соответствующий положительному знаку косинус-сигнала (sgnfcos )i На выходе вычитател 21 формируетс модуль разности кодов АС(0-1)1, который, поступа в дешифратор 24, формирует импульсThe second clock pulse, fed to the adder 16, reads out the code A 1 from it into the comparison unit 22 and into the subtractor 21, and at the same time is the summing step. The code A from the first input of the adder 16 is summed with a code connected to its second input, and the summ.ir is stored in the adder 1o to the next clock cycle. In addition, in block 22, code A is again compared with code N / 4. Under the condition A d, 4, the comparison block 22 does not generate a control pulse for changing the content of adders 17 and 18, and at the output of the adder 23 modulo two, a terminal remains corresponding to a positive cosine (sgnfcos) sign. At the output of the subtractor 21, a module is formed difference codes AC (0-1) 1, which, entering the decoder 24, generates a pulse

опроса Счетчика на выходе 1 блокаInterrogation of the Counter at the output of 1 block

6 счетчиков.6 counters.

3535

Процедура формировани адресов опроса аналогичным образом продолжаетс до ( N/4+1)-го тактового импульса . При проверке услови A.(f. блок 22 сравнени формирует импульс несоответстви , который поступает на управл ющие входы сумматоров 17 и 18, вл сь командой сложени (суммиру код , считанньшиз, регистра, 1 9 констант, с предыдущими содержимым этих сумматоров) и командой изменени знака дл сумматора 23 по модулю два.The procedure for generating polling addresses proceeds in a similar manner to the (N / 4 + 1) -th clock pulse. When checking the condition A. (f. Comparison unit 22 generates a mismatch impulse that goes to the control inputs of adders 17 and 18, being an addition command (total code, read, register, 1 9 constants, with previous contents of these adders) and command sign changes for modulo 23.

Следующие тактовые импульсы считьшают на вторые входы блока 22 сравнени и вычитател 21 новые коды, которые теперь сравниваютс в блоке 22 сравнени на соответствие условию A..L.li, а в вычитателе 21 вычитаютс из кода р - N/2, где р - номер перехода cos-сигнала через нулевой уровень, что в общем виде описываетс выражени ми:The following clock pulses are compared to the second inputs of the comparison block 22 and the subtractor 21 new codes, which are now compared in the comparison block 22 to meet the condition A..L.li, and in the subtractor 21 are subtracted from the p code N / 2, where p is the number the transition of the cos signal through the zero level, which in general terms is described by the expressions:

р 70 ; i 1, Np 70; i 1, N

предыдущий знакпри|пхи -+ р - sgnC. Jprevious signat | phi - + p - sgnC. J

-Г V N 1-G V N 1

измененный знак при . modified mark at.

Причем в режиме 1 , а в режиме 2 01 1,2,..., N.Moreover, in mode 1, and in mode 2 01 1,2, ..., N.

: Таким образом осуществл етс приведение кода сигнала К первой четверти периода сигнала, записанной (накопленной ) в соответствую1цих К счетчиках блока 6 счетчиков.: Thus, the code of the signal K of the first quarter of the signal period recorded (accumulated) in the corresponding K counters of a block of 6 counters is reduced.

Во втором режиме генерировани р да гармонических сигналов работа осуществл етс аналогичным образом. Например, при синтезе р да Фурье, описывающего спектр входного сигнала , необходимо формировать р д cosсигналов кратных частот с амплитудами , равными выборкам U(mu-t} входного сигнала.In the second mode, the generation of a series of harmonic signals is carried out in a similar manner. For example, when synthesizing a Fourier series describing the spectrum of an input signal, it is necessary to form a series of costig signals of multiple frequencies with amplitudes equal to the samples U (mu-t} of the input signal.

В этом случае переключатель М установлен в положение 26, а на вход генератора поступает последовательность выборок (mui) , задающа амплитуды генерируемых сигналов При поступлении первой выборки U на управл ющий вход преобразовател 1 напр жение - частота подаетс сигнал запуска. На выходе преобразовател -1 напр жение. - частота формируетс последовательность импульсов пропорциональной частоты 1 , а в счетчик 12 частоты через второй вход переключател 11 записываетс единица , задава шаг изменени ординат выходного сигнала (шаг опроса ) из блока 6 счетчиков.In this case, the switch M is set to position 26, and a sequence of samples (mui) is input to the generator, which sets the amplitudes of the generated signals. When the first sample U is received, voltage is supplied to the control input of converter 1 — the frequency is given a trigger signal. The output of the converter -1 voltage. - a frequency is formed of a sequence of pulses proportional to frequency 1, and a unit is recorded in frequency counter 12 through the second input of switch 11, specifying the step of changing the ordinates of the output signal (polling step) from block 6 of counters.

При поступлении второй выборки Utв преобразователь 1 и в счетчик 12 частоты от блока 8 синхронизации подаетс второй импульс запуска, устанавлива в счетчике 12 частоты число , а на выходе преобразовател 1 формируетс поток импульсов F . Этот же импульс запуска устанавливает сумматор 23 по модулю два в положение, соответствующее положительному знаку выходного сигнала. По тактовым импульсам i 1,2,...,N с выхода элемента И 10 сумматор 16 формирует последовательность кодов Aj. mx, имеющих шаг , т.е. в блоке 6 счетчиков опрашиваютс счетчики с-номерами А j.,2,4,..., поступа непрерывно на выход коммутатора 7, благодар чему выходнойWhen the second sample Ut is received in converter 1 and the frequency counter 12 from the synchronization unit 8, a second start pulse is applied, a number is set in the frequency counter 12, and a pulse stream F is formed at the output of converter 1. The same trigger pulse sets the adder 23 modulo two to the position corresponding to the positive sign of the output signal. For clock pulses i 1,2, ..., N from the output of the element And 10, the adder 16 forms a sequence of codes Aj. mx having a step, i.e. in block 6, the counters are polled with counters A j., 2.4, ..., acting continuously at the output of the switch 7, so that the output

сигнал имеет частоту, в 2 раза большую , чем при . При этом изменени знака (пол рности) сигнала, осуществл етс при помощи блока 22 сравнени и сумматора 23 по модулю два аналогично вьпиеописанному.the signal has a frequency 2 times greater than at. In this case, changes in the sign (polarity) of the signal are carried out using the comparison unit 22 and the modulo 23 adder 23 in the same way as described.

При поступлении N-ro тактового импульса на выход элемента И 10 в счетчике 13 аргумента образуетс импульс переполнени , который подаетс на управл ющие входы блока 6 счетчиков и сумматоров 16,17 и 18 иWhen the N-ro clock pulse arrives at the output of the AND 10 element in the counter 13 of the argument, an overflow pulse is generated, which is fed to the control inputs of the block 6 of counters and adders 16,17 and 18 and

через элемент ИЛИ 14 - на управл ющий вход двухразр дного регистра 15 сдвига, сдвигает 1 из второго разр да (обнул ет регистр 15), благодар чему закрываетс прохождение тактовых импульсов через элементthrough the element OR 14 - to the control input of the two-bit shift register 15, shifts 1 of the second bit (zeroes the register 15), thereby closing the passage of clock pulses through the element

И 10.And 10.

Этой микрооперацией генератор подготовлен дл генерировани следующего гармонического сигнала частоты (т+1) при новом значении амплитуды Wns+vThis microoperation has a generator prepared to generate the next harmonic frequency signal (t + 1) with a new amplitude value Wns + v

Claims

DIGITAL SIGNAL GENERATOR containing a clock counter, decoder, synchronization unit, comparison unit, pulse counter, group of K elements AND, OR element, modulo two adder, characterized in that, in order to expand the functionality, a voltage frequency converter is additionally introduced into it , shift register, constant register, frequency counter, switch, three AND elements, three adders, subtractor, decoder unit, counter unit, trigger group K, switch, and the first output of the synchronization unit is connected to the first inputs of the first and second elements AND, the second inputs of which are connected to the corresponding outputs of the shift register, the output of the first element And is connected to the counting input of the clock counter, the outputs of which are connected to the corresponding inputs of the decoder unit, the outputs of which are connected to the corresponding S-inputs of the trigger group, the outputs which are connected to the first inputs of the group of AND elements, and the output of the last trigger is connected, in addition, to the first input of the OR element and the first input of the third AND element, the second inputs of the ele The elements are combined and connected to the first output of the voltage-frequency converter, the outputs of the group of elements AND are connected to the corresponding counting inputs of the counter block, the outputs of which are connected to the corresponding information inputs of the switch, the outputs of which are the generator output, the sign input of the switch is connected to the output of the adder modulo two, and the control input connected to the output of the decoder, the output of the second element And connected to the counting input of the pulse counter, controlling the input of the first adder, ft-in One of which is connected to the output of the pulse counter, the R-input of the counter block, R-inputs of the second and third adders, R. -inputs of the clock counter and pulse counter and with the second input of the OR element, the third input of which is connected to the second output of the synchronization block, the first input voltage - frequency converter, the first input of the adder modulo two, the first input of the switch,

3 - by the input of the shift register and the R-inputs of the trigger group, the first output of the constant register is connected to the first inputs of the second and third adders, the second output of the constant register through the second input of the third element— and that is connected to the second input of the second adder, the output of the first total —; pa is connected to the first input of the comparison unit, with its own first input and the first input of the subtractor, the second input of which is connected to the output and the second input of the third adder, while the second input of the comparison unit is connected to the output and the third input of the second adder, the output of the comparison unit is connected to the second the adder input modulo two 'and the synchronization inputs of the second and third adders, the output of the subtractor is connected to the input of the decoder, the C-input of the shift register is connected to the output of the OR element, the third output of the synchronization unit via W The switch input is connected to the counting input of the frequency counter, the output of which is connected to the second input of the first adder, and the transfer output is connected to its own R-input, the second input of the voltage-frequency converter is the input of the output amplitude setting, the inputs of the constant register are connected to the generator constant bus .