SU1174927A1 - Имитатор канала - Google Patents

Description

мента: ИЛИ, выход которого к выход генератора опорной частоты образуют первый выход блока, выход третьего элемента И  вл етс  вторым выходом блока, выход генератора опорной частоты подключен через делитель частоты к информационному входу коммутатора , св занного выходом с первым входом четвертого элемента И, выход которого и выход п того элемента И соединены соответственно с первым и вторым входами второго элемента ИЛИ, подключенного выходом к первым входам второго и третьего элементов И, первый вход первого элемента И  вл етс  вторым входом блока, вторые входы первого, второго, третьего и четвертого элементов И, третьи входы первого и третьего элементов И, первый и второй входы п того элемента И и управл ющий вход коммутатора образуют первый вход блока..

3.Имитатор по п. 1, отли .чающийс  тем,что блок селективной индикации содержит счетчик , элемент ИЛИ и схему сравнени , выход которой  вл етс  выходом блока , управл ющий вход -  вл етс  первым входом блока, первый информационный вход соединен с выходом счетчика, счетный вход которого подключен к выходу элемента ИЛИ, первый и второй входы которого, вход обнулени  счетчика и второй информационный вход схемы сравнени  образуют втрой вход блока.

4.Имитатор по п. 1, отличающийс  тем, что блок пам ти данных содержит счетчик данных, пам ть, схему сравнени , коммутатор старших разр дов адреса и коммутатор младших разр дов адреса, причем информационньп вход пам ти  вл етс  информационным входом блока, адресные входы пам ти подключены к выходам коммутаторов младших и старших разр дов адреса, первые информационные входы которых подключены соответственно к младшим и старшим разр дам выхода счетчика данных и первому входу с5семы сравнени , вторые информационные входы и управл юш 1е входы образуют адресный вход блока, третий информационный коммутатор старших разр дов адреса и второй вход схемы сравнени  соединены с управл ющим входом блока, управл ющий вход пам ти, входы модификации и обнулени  счетчика данных и выход схемы сравнени  образуют управл ющий вход-выход блока.

5. Имитатор по п. 1, отличающийс  тем, что блок управлени  содержит входной мультиплексор , посто нную пам ть и выходной регистр, причем адресный вход посто нной пам ти соединен с выходом входного мультиплексора и первы выходом выходного регистра, информационньй вход и второй выход которого соединены соответственно с выходом посто нной пам ти и управл ющим входом входного мультиплексора первый и второй информационные входы которого  вл ютс  соответственно первым и вторым входами блока, третий вход входного мультиплексор и выход выходного регистра образуют первый вход-выход блока, группа входов входного мультиплексора и перва  группа выходов выходного регистра образуют второй вход-выход блока, втора  группа выходов выходного регистра образует выход блока, а тактовый и управл ющий входы образуют третий вход блока.

Изобретение относитс  к области вычислительной, техники и может быть использовано дл  контрол  и наладки устройств ввода-вывода информации.

Целью изобретени   вл етс  расширение класса решаемых задач имитатора канала.

На фиг.1 представлена блок-схема имитатора канала , на фиг.2-5 - функциональные схемы блок перезапусков, блока селективной индикации, блока пам ти данных и блока управлени ; на фиг.6 - граф-алгоритм состо ний и переходов блока управлени /, на 3 фиг.7-9 - функциональные схемы блока стандартного сопр жени , блока формировани  данных и блока задани  режима и индикации. Имитатор канала содержит (фиг.1) шины 1 информационных входа и выхода канала, блок 2 стандартного сопр жени , блок 3 управлени , буферный регистр 4, блоки 5 и 6 пам ти данных и управл ющих слов, блок 7 формировани  данных, регистры 8 и 9 : aнныx и управл ющих слов, блок 10 селективной индикации, блок 11 пере запусков, блок 12 задани  режима и индикации, щины 13 и 14 входа .и выхода сигналов начальной установки имитатора. Блок 11 перезапусков содержит (фиг.2) первый элемент ИЛИ 15, первый 16, второй 17, третий 18, четвертый 19 и п тый 20 элементы И, ге нератор 21 опорной частоты, делитель 22 частоты, коммутатор 23, вто рой элементИПИ 24 (формирователь импульсов), шины 25-29 сигналов Код частоты, Генератор, Сброс пульта , Комплекс, Ведущий первого входа блока. Блок 10 селективной индикации содержит (фиг.З) схему 30 сравнени , счетчик 31, элемент ИЛИ 32, шину 33 сигнала Количество байт первого входа блока, шины 34-37 сигналов Сброс пульта, данных, Бйй состо ни , Разрешение второго вхо да блока. Блок 5 пам ти данных содержит (фиг.4) пам ть 38, коммутаторы 39 и 40 старших и младших разр дов адреса , схему 41 сравнени , счетчик 4 данных, шину 43 сигнала Работа адресного входа блока. Блок 3 управлени  содержит (фиг.5 входной мультиплексор 44, посто нную пам ти (ПЗУ) 45, выходной егистр 46 Блок 2 стандартного сопр жени  содержит (фиг.7 усилители-передатчики 47, усилители-приемники 48 сигналов идентификации и управлени , усилители-приемники 49 и усилителипередатчики 50 информационных сигналов ШИН-А и ШИН-К, узел 51 контрол  четности, схему 52 сравнени  адре- . сов, узел 53 формировани  контрольного разр да. Дешифратор 54 байта состо ни , коммутатор 55. Блок 7 формировани  данных содержит (фиг.8) коммутатор 56, регистр 5 сдвига, посто нную пам ть (ПЗУ) 58 74 символьных кодов, счетчик 59, схему 60 сравнени . Блок 2 задани  режима и индикации содержит (фиг.9) регистр 61, элементь- 62 индикации, тумблерные регистры 63-66, переключатель 67 регистров , кнопку 68 сброса и начального пуска. Посредством шин 1 имитатор канала (ИК) подключаетс  к периферийному устройству ПУ1. Блок 2 осуществл ет согласование входных и выходн| 1х сигналов интерфейса, дополн ет коды адресов, операций н данных, передаваемых в ПУ по информационным шинам канала (ПИН-к) контрольным разр дом , сравнивает адрес, поступивший от ПУ по информационным шинам абонента (ШИН-А), с заданным, контролирует на четность байты адресов, состо ний и данных, поступающих от ПУ по ШИН-А, -дешифрирует байт состо ни . Блок 3 управлени  обеспечивает координацию работы всех узлов ИК с помощью управл ющих и синхронизирующих сигналов, формируемых блоком в соответствии с заданной программой, режимами, сигналами от ПУ и -алгоритмами работы. Буферный регистр 4 служит дл  запоминани  байтов данных, адресов и состо ний, поступающих по ШИН-А от ПУ через блок 2, содержимое регистра 4 инициируетс  в блоке 12. Блок 5 пам ти данных служит дл  хранени  и выдачи данных в ПУ по ШИН-К через регистр 8 и блок 2, предварительно, занесенных в блок 5 с блока 12. Эти данные необходимы дл  разметки носителей , задани  границ и зон и т.д. при работе с ПУ типа накопителей на лентах, дисках, барабанах (т.е. данные , организованные в произвольные, достаточно сложные структуры. Блок 6 пам ти управл ющих слов служит дл  хранени  заданной с блоки 1 2 программы, состо щей из управл ющих слов следующего формата: НПУ КОП I КЧ ФЛ БЩ где НПУ поле номера периферийного устройства; поле кода операций, поле количества чисел, поле базы пам ти данных, ФЛ поле флажков. Содержимое полей НПУ и КОП noptаегс  в ПУ. Содержимое пол  КЧ опедел етс  количеством переданасмых в ПУ или принимаемых от ПУ байтов данных. В поле ФЛ содержатс  флажкипризнаки блокировки счета данных, цепочки данных и команд, работы с тем или другим типом данных и т.п. Поле базы пам ти данных предназначено дл  программного разбиени  пам ти данных на зоны путем базировани  адреса , Блок 7 формирует переменныйкод дл  передачи в ПУ. Регистры 8 и 9 служат дл  хранени  текущих значений соответственно байта данных и управл ющего слова. Запись в регистры 8 и 9 производитс  из соответствующего блока 5 или 6 или с блока 1 Блок 10 селективиой индикации управл ет записью в буферный регистр заданных с блока 12 байтов данных ил состо ний, поступающих от ПУ. Блок перезапусков обеспечивает циклически режим работы ИК при наличии неисправ ностей в ПУ, а также совместную работу с другим ИК, который подключает с  к шинам 13 и 14. Блок 12 содержит органы управлени  и индикации и служит дл  задани  режимов работы ИК и контрол  работы ПУ. Имитатор канала работает следующим образом. ИК выполн ет Программирование и Конт{)оль ПУ. Программирование предназначено дл  задани  программы проверки ПУ и режимов работы ИК. Задание программы заключаетс  в записи в блок 6 через регистр 9 управл ющих слов, заданных с блока 12 по адресам. При необходимости (в программе есть управл ющие слова, содержащие признак работы с пам тью данных) с блока 12 через регистр 8 и блок 5 занос тс  данные. Кроме того на блоке.12 органами управлени  задаютс  основные и вспомогательные режимы работы. Основные режимы: Такт, Автомат, Генератор, а вспомогательные: Монопольный, Ведомый , Комплекс, Блок селекции включен и т.д. После задани  программы проверки осуществл етс  ее контроль, а при необходимости и контроль данных путем считьгоани  управл ющих слов и данных на элементы индикации пульта 12 соответственно из блоков 6 и через регистры 9 и В. После этого у танавливаетс  Контроль ПУ, который и осуществл ет собственно проверку ПУ. При этом блок 3 выбирает из 6jjOKa 6 в регистр 9 первое управл ющее слово и вводит в ПУ последовательность сигналов начальной выборки, в процессе которой через блок 2 в ПУ поступают байты адреса и кода -операции из регистра 9, а от ПУ в блок 2 поступают байты адреса и состо ни . Блок 2 сравнивает адрес, поступающий от ПУ и заданный в управл ющем слове и анализирует байт состо ни . Если байт состо ни  не содержит указателей сбо , то блок 3 организует обмен данными с ПУ. При приеме данных от ПУ в ИК последние контролируютс  блоком 2 на четность и при необходимости (сбой по четности в данных или режим работы Такт занос тс  в регистр 4 и инициируютс  на блоке 12. При передаче данных в ПУ последние поступают из блока 7 или из блока 5. Выбор источника данных определ ет значение соответствующих разр дов в поле ФЛ управл ющего слова, наход щегос  в данный момент в регистре 9. Если .источником  вл етс  блок 7, то в поле ФЛ имеетс  также указатель, определ ющий тип данных. Если источником данных  вл етс  блок 5, то адрес данных определ етс  с учетом пол  БПД управл ющего слона. При задании данных (Программирование ) последние поступают в пам ть 38 с блока 12 по адресам, заданным с блока 12 и поступающим на адресные входы 38 пам ти через коммутаторы 29 и 40. При считывании данных (Контроль ПУ) последние из пам ти 38 нанос тс  в регистр 8, а адрес выбираемых данных определ етс  либо значени ми счетчика 42, старшие и младщие разр ды которого поступают на адресные входы 38 пам ти соответственно через коммутаторы 39 и 40, либо младшими разр дами счетчика 42 и значением пол  БПД текущего управл ющего слова. Это позвол ет использовать блок 5 либо как единое запоминающее устройство, либо как несколько независимых запоминающих устройств младшего объема . Последнее необходимо при выполнении цепочки управл ющих слов, предусматривающих передачу в ЙУ различных массивов данных. При достижении счетчиком 42 значени , содержащегос  в поле КЧ управл ющего слова, что фиксируетс  схемой 41 сравнени , в блок 3 передаетс  сигнал окончани  обмена, по которому последний вводит в ПУ через блок 2 последовательность окончани  обмена. Схема. 41 сравнени  и счетчик 42-работают независимо от того, кака  операци  (передача или прием данных заданы в управл ющем слове.

В последовательности окончани  ИК получает конечный байт состо ни  от ПУ и ц зависимости от указателей в поле ФЛ переходит к выполнению следующей команды программы (в поле ФЛ .задана цепочка команд) или завершает выполнение проверки в поле ФЛ отсутствует указатель цепочки команд ) .

При приема данных от ПУ возникает необходимость их визуального контрол . Если ЛУ не способно работать в потактном режиме (например, накопители на дисках и лентах, фотосчитыватели и т.д.), то контроль осуществл етс  с помощью блока 10, который обеспечивает запись в регистр 4 и последующую индикацию на блок 12 необходимого байта данных ,или байта состо ни . Дл  этого на блоке 12 набираетс  номер (по пор дку ) требуемого байта, который поступает в блок 10 по шинам Количество байт 33 на первые информационные входы схемы 30 сравнени . Счетчик 3 предварительно обнулен с пульта 12 сигнала Сброс по щине 34. Сигналы Байт данных по шине 35 или Байт состо ни  по шине 30 поступают через элемент ИЛИ 32 на счетный вход счетчика 31 и модифицируют его значение . При совпадении значени  счетчика 31 и кода на шинах Количество байт 33, а также при наличии сигнала Разрешение. на шине 37 (формируемом блоком 3 при наличи  режима Блок селекции включен) схема 30 сравнени  вырабатывает сигнал записи в регистр 4 байта данных или состо ни , поступающих от ПУ.

ИК в режиме Такт обеспечивает установку в сброс каждого сигнала интерфейса по нажатию кнопки на блоке 12. В режиме Автомат по нажа . тию кнопки на блоке 12 выполн етс  вс  заданна  программа или ее часть (при неисправности ПУ}. При наличии указател  цепочки команд в последнем управл ющем слове и при исправности ПУ в режиме Автомат происходит зацикливание программы. Режим Генератор существенно облегчает поиск неисправности, так как обеспечивает автоматический циклический запуск выполнени  программьи Запуск ИК в различных режимах работы осуществл етс  блоком 11. При от сутствии сигнала Комплекс на щине 28 в режимах Такт и Автомат

10 ( отсутствие сигнала на шине 26) сигнал Сброс пульта на шине 27 от блока 12 через элемент И 20 поступает на формирователь 24, а с его выхода через элементы И 17 и ИЛИ 15 15 в блок 3. По этому сигналу блок 3 осуществл ет запуск ИК. В режиме Генератор (наличие сигнала на шине 26) генератор 21 и делитель 22 формируют группу периодических сиг0 налов с различными частотами. Один из этих сигналов через коммутатор 23 и элемент И 19 поступает на вход формировател  24, а с его выхода через элементы И 17 и ИЛИ 15 поступа5 ют в блок 3 и организуют периодический запуск ИК. Частота запуска зависит от сигналов Код частоты на шинах 25, поступающих с блока 12 на входы коммутатора 23. Блок 11 обес0 печивает также синхронизацию работы двух ИК при проверке ПУ типа адаптер канал-канал. В этом случае с блока 12 задаетс  режим Комплекс. Если задан также режим Ведущий (сигнал

5 на шине 29), то данный ИК синхронизирует работу другого ИК, выдава  . ему по шине 14 (через элементы И 18 и I-LTM 15) сигнал начальной установки . Если режим Ведущий не задан,

0 то данньгй ИК синхронизируетс  другим ИК, получа  по шине 13 сихнал начальной установки и передава  его в блок 3 через элементы И 16 и ИЛИ 15.

5

На фиг. 5 предстаапена структурна  схема одной из возможных реализаций блока 3 управлени , который реализован в виде микропрограммного автомата, граф-алгоритм которого

0 представлен на фиг.6 В графе-алгоритме в кружках изображен адрес  чейки ПЗУ 45, в которой хранитс  микрокоманда. Дугами изображены переходы из одного состо ни  в другое,

5 название сигналов над кружками означают , что сигналы формируютс  в этихлсоото ни х, название сигналов над дугами означают, что переход из одного состо ни  (начало дуги | в другое (стрелка дуги) происходит при наличи  этого сигнала. Мультиплексор 4А предназначен дл реализации условных переходов. ПЗУ 45 служит дл  хранени  набора микрокоманд.. Выходной регистр 46 предназначен дл  устранени  разброса времени выборки . различнь1х адресных разр дов ПЗУ. Информационные входы мультиплексора 44 соединены с шинами входных сигналов устройства управлени , т.е. сигналов, по которым осуществл ютс  переходы из одного состо ни  автомата в другое. Выход мультиплек сора 44 подключен к младшему адресному входу ПЗУ 45, на остальные адресные входы которого подаютс  сигналы с выходного регистра 46. В каждом состо нии автомата, которому соответствует выбранна   чей ка ПЗУ 45, на адресный младший вход подключаетс  одна из щин входных сигналов блока 3. Выбор подключаемо шины задаетс  в поле микрокоманды, имеющей следующий формат: fAMK I АМХ 1 УПР где АМК - поле адреса следующей мик рокоманды; АМХ - поле кода адреса подключаемого входа мультиплексора , УПР .- поле выходных сигналов устройства управлени . Если на выбранной шине присутствует входной сигнал (т.е. логическа  1), то автомат переходит в состо ние, в младшем разр де которо присутствует единица. Если на выбранной шине отсутствует входной сигнал (т.е. присутствует логический О), -то автомат переходит в состо ние, в младшем разр де которо го присутствует ноль. Пусть поле ад реса ПЗУ 45 представл ет комбинацию ООП, полеадреса мультиплексора 44 - 0101. Если на п томвходе мультиплексора 44 пр1ИСутствует вход ной сигнал (т.е. логическа  1, т переход осуществл етс  по адресу 001 1 1 . Если входной сигнал отсутствует , то переход осуществл етс  по адресу 00110. Аналогично реализуют-i с  все остальные условные переходы. Дл  формировани  выход щих сигнй лов блока 3 используетс  горизонтал ное микропрограммирование, т.е. каждому разр ду пол  выходных сигналов . микрокоманды ставитс  в соответствие определенный выходной сигнал блока 3. Исходному состо нию блока 3 (фиг,б) соответствует состо ние о его графа , только в таком Состо нии на выходе блока 3 отсутствует сигнал РАБ-К. При задании режима Контроль ПУ на блоке 12 блок 3 переходит в состо ние 1 непосредственно после нажати  кнопки на блоке 12 в режимах Автомат и Такт (наличие сигнала Пуск и отсутствие сигнала Генератор) или через состо ние 2 в режиме Генератор. В состо нии 1 блок 3 анализирует режим работы с блоком 6 (выполнение нескольких команд) или с регистром 9 (выполнение одной команды) по значению сигнала ЗУК из блока 12, При работе с блоком 6 вырабатываетс  сигнал обращени  в блок 6 Обр.ЗУК (состо ние 3), и после того, как управл ющее слово из блока 6 запишетс  в регистр 9 (наличие сигнала Ответ БП из блока б), приступает к процедуре установлени  св -. зи с ПУ (состо ние 4), В сос о нии 4 блок 3 вырабатывает сигнал Выд.НВУ, который поступает на вход блока 2. По этому сигналу код номера ПУ из регистра 9. через коммутатор 55 и усилители-передатчики 50 блока 2 поступает на шины 1. В состо нии 5 блока 3 формируютс  сигналы 4ВВР-К и АДР-К., которые через усилители-передатчики 47 блока 2 поступают на шины 1. От ПУ в блок 2 через усилители-приемники 48 поступают сигналы РАБ-А и 4АДР-А, а также результат сравнени  адресов с выхода схемы 52 сравнени  (сигнал АДРСП). При отсутствии сигнала АДРСП блок 3 переходит в состо ние б, 7 и 8 и возвращаетс  в исходное состо ние О, снима  сигналы ВБР-К, АДР-К - и РАБ-К. При наличии сигнала АДРСП блок 3 из состо ни  5 переходит в состо йие 9, снима  с входа коммутатора 55 сигнал Выд.НВУ и подава  сигнал Выд.КОП, по которому на выход коммутатора 55 проходит код операции из регистра 9. В состо нии 9 снимаетс  сигнал АДР-К, при работе в мультиплексном режиме сигнал ВБР-К (отсутствие сигнала Монопольный), В состо нии 10 формируетс  сигнал УПР-К, который через усилители-передатчики 47 поступает на шинь 1 . ПУ на прием кода операции отвечает байтом состо ни , сопровождаем111М сигналом УПР-А. Байт состо ни  поступает с входов усилителей-приемникоБ 49 на входы буферн го регистра 4,узла 51 и дешифратора 5 блока 2. Результаты дешифрации (сиг налы нулевого байта состо ни  конечного байта ТК байта с указателем Внимание ВН) и контрол  по четности поступают в блок 3, кото рый по сигналу УПР-А переходит в состо ние II, снима  сигнал выдачи , кода операции и сигнал УПР-К, Из состо ни  Н через состо ние 12 блок 3 переходит в состо ние 13, в котором формируетс  сигнал ИНФ-К. В зависимости от результат дешифрации байта состо ни  и кода операции, хран щегос  в регистре 9, выполн етс  переход в состо ние 14 или 16, а затем в состо ние 15. Из состо ни  15 после сн ти  ПУсигнала УПР-А блок 3 переходит в состо ние 17, снима  сигнал ИНФВ состо нии 17 анализируетс  ответ ПУ, При передаче ПУ очередного байта состо ни  блок 3 переходит в состо ние 17, при выдачи ПУ сигна ла ИНФ-А - в состо ние 21, а при отключении ПУ (сн тие сигнала РАБ-А)- в состо ние 18. В состо нии блок 3 формирует сигнал счета байтов +1СЧ, поступающие на счетный вход счетчика 59 блока 7, сигнал вьщачи информации в ПУ Выд.ИНФ при выполнении операции Запись ( наличие кода опе рации Запись на выходе регистра 9/, поступающий на вход коммутатора 55 блока 2, и сигнал ИНФ-К При выполнении операции Чтение информаци  от ПУ с шин 1 через усилители-приемники 49 блока 2 поступа ет на входы узла 51 и буферного регистра 4. После сн ти  ПУ сигнала ИНФ-А блок 3 1 ереходит в состо , 1де снимаютс  сигналы ИНФ-К и Выд,ИНФ. В состо нии 22 провер етс  наличие сигналов ИНФ-А, УПР-А и РАБ-А от ПУ, П наличии сигнала ИНФ-А блок 3 пере ходит в состо ние 23, где произво дитс  анализ сигнала с выхода схемы 60 сравнени  блока 7 сигнал совпадени  количества переданных байтон с количеством байтов, заданных в регистре 9, 4K4CQBn) . Если сигнал КЧСОВП отсутствует, то из состо ни  23 производитс  переход в состо ние 21, имитатор принимает от ПУ (или передает в 11У ) следующий байт информации. Если есть сигнал КЧСОВП, то блок 3 переходит в состо ние 24, передава  через усилители-пе-редатчики 47 в ПУ сигнал окончани  обмена УПР-К, После того, как ПУ снимает сигнал ИНФ-А, блок 3 переходит н состо ние 25 и снимает сигнал УПР-К, Из состо ни  25 происходит переход в состо ние 17 с ожиданием ответа ПУ, Если блок 3 находитс  в состо нии 22, а от ПУ поступают сигналы РАБ-А и УПР-А или с шмаетс  сигнал РАБ-А, то блок 3 переходит в состо ние 17, а затем - в состо ни  12 и 13 соответственно, В состо нии 18 анализируютс  сигналы ЦК ( указатель Цепочка команд из регистра 9, ТК и ВМ из дешифра.тора 54, При наличии сигналов ЦК и ТК (что свидетельствует о нормальном завершении операции блок 3 переходит в состо ние 19, формирует сигнал +104 ЗУК, который поступает в блок 6, Из послед него в регистр 9 при этом производитс  запись очередного управл ющего слова из программы проверки. Из состо ни  20 блок 3 переходит в состо ние I. При наличии сигнала ВН и при отсутствии сигнала ЦК блок 3 переходит в состо ние 20, а затем - в состо ние 1, приступа  к вводу в ПУ той же операции, код которой хранитс  в рет-истре 9, При отсутствии сигналов ЦК и В11 блок 3 через состо ние . 8 neiiexoдит в исходное состо ние О, снима  сигнал РАБ-К. Если блок 3 находитс  в исходном состо нии О, а от ПУ поступает через шины I сигнал ТРБ-А (сигнал РАБ-А отсутствует, то он переходит в состо ние 28 , где формируетс  сигнал ВБР-К . При поступлении от ПУ сигналов РАБ-А и АДР-А блок 3 переходит в состо ние 27, где снимаетс  сигнал ВБР-К и формируетс  сигнал . В состо нии 27 анализируетс  сигнал АДР-А, после сн ти  сигнала АДР-А блок 3 переходит в состо ние 17, снима  сигнал УПР-К, и ожидает ответа ПУ.

.Усилители-передатчики 47 и 50 блока 2 предназначены дл  усилени  сигналов, передаваемых в ПУ, а усилители-приемники 48 и 49 - дл  усилени  сигналов, принимаемых от ПУ. Контроль по четности байтов, принимаемых от ПУ, осуществл етс  с помощью узла 51. Схема 52 сравнени  сравнивает номер ПУ, переданный по ШИН-К с номером ПУ, прин тым по ШИН-А, с вьщачей результата в блок С помощью узла 53 формируетс  контрольный разр д байта, передаваемого в ПУ, с передачей его в ПУ. Дешифратор 54 определ ет тип байта состо ни . Через коммутатор 55 поступает информаци  либо из регистра 9 {при выдаче номера ПУ), либо из регистра 8, либо из блока 7(при пегедаче данных в ПУ)..

Регистр 57, ПЗУ 58 и счетчик 59 блока 7 формируют массивы чисел,

передаваемые вПУ,, коммутатор 56 по указател м, поступающим из регистра 9, выбирает один из трех источНИКОВ этих чисел - регистра 57, ПЗУ 58 или счетчик 59. Указатели содержатс  в соответствующем поле управл ющего слова. Независимо от того, какой из трех источников чисел выбран, счетчик 59 подсчитьгоает количество переданных байтов, а. схема 60 сравнени  сравнивает с количеством , заданным в соответсвующем поле управл ющего слова. Сигнал сравнени  поступает в блок 3.

В пульте 12 оператора регистр 61 служит дл  хранени  сигналов интерфейса , на элементах 62 индикации индицируетс  состо ние регистров 4, 8, 9 и 61, тумблерные регистры 63 66 задают количество байтов дл  блока 10, байты данных дл  блока 8 и управл ющие слова дл  блока 9, код частоты дл  блока 11, адрес дл  блоков 5 и 6, переключатели 67 ре жимов служат дл  задани  основных и вспомогательных режимов.блоков 3, 5, 6 и 1 1 .

11

3 мна 12 Из блока 3

В УАОК 3К имне W

I

От блока 12

Фиг.2

е 5мк ц Фиг. 5

Яз 8

W

/

3

Из 5лона12

От длока 11

Я блоку 8 (3 бАока J 3 блок 3

38

14

39

I

/ / /

/ f

Из локаЭ

Фиг.

Фиг,5

К SABHS 3

К шинам}

Фиг.797

to ш« 0(  Susatest gsi От блвюЗ К блоку Ю К Ыкам 8.9

А

LJLJ I

62

к SMM п г5 иш

ОО EJLJ L g I г

к ЯАЩ JК SAOKOM 5,6

Фиг.9

Claims (5)

1. I.' ИМИТАТОР КАНАЛА, содержащий блок стандартного сопряжения, подключенный соответственно первым и вторым входами-выходами соответственно к информационному входу-выходу имитатора и первому входу-выходу блока управления, первым, вторым и третьим входами - соответственно к выходам блока формирования данных, регистра данных и регистра управляющего слова, а первым и вторым выходами - соответственно к информационному входу буферного регистра и первому входу блока задания режима и индикации, первый выход которого соединен с адресными входами блока памяти данных и блока памяти управляющих слов, выходы которых подключены соответственно к первым информационным входам регистра данных и регистра управляющего слова, ; соединенных вторыми информационными входами с вторым выходом блока задания режима и информации, а выходами соответственно с информационными входами блока памяти данных и блока памяти управляющих слов, выход регистра управляющего слова подключен к управляющему входу блока формирования данных и к первому входу блока управления, вторым входом соединенного с третьим выходом блока задания режима и индикации, а выходом подключенного к управляющим входам буферного регистра, регистра данных и регистра управляющего слова, выходы которых соединены соответственно с вторым, третьим и четвертым входами блока задания режима и индикации, второй вход-выход блока управления соединен с управляющими входами-выходами блока памяти данных,блока памяти управляющих слов и информационным входом-выходом блока формирования данных, отличающийся тем, что, с целью расширения класса решаемых задач имитатора канала, в него введены блок перезапусков и блок селективной индикации, причем первый вход- блока перезапусков подключен к четвертому выходу пульта оператора, первый выход - к третьему входу блока управления, а вторые вход и выход - соответственно к выходу и входу сброса имитатора, первый и второй входы блока селективной индикации соединены соответственно с пятым выходом блока задания режима и индикации и выходом блока управления, а выход - с вторым управляющим входом буферного регистра, управляющий вход блока памяти данных подключен к выходу регистра управляющего слона.
2. 2. Имитатор по π. 1, отличающийся тем, что блок перезапусков содержит пять элементов И, два элемента ИЛИ, коммутатор, генератор опорной частоты и делитель частоты, причем выходы первого, второго и третьего элементов И подключены к соответствующим входам первого зле мента: ИЛИ, выход которого и выход генератора опорной частоты образуют первый выход блока, выход третьего элемента И является вторым выходом блока, выход генератора опорной частоты подключен через делитель частоты к информационному входу коммутатора, связанного выходом с первым входом четвертого элемента И, выход которого и выход пятого элемента И соединены соответственно с первым и вторым входами второго элемента ИЛИ, подключенного выходом к первым входам второго и третьего элементов И, первый вход первого элемента И является вторым входом блока, вторые входы первого, второго, третьего и четвертого элементов И, третьи входы первого и третьего элементов И, первый и второй входы пятого элемента И и управляющий вход коммутатора образуют первый вход блока.
3. 3. Имитатор поп. 1, отличающийся тем/,что блок селективной индикации содержит счетчик, элемент ИЛИ и схему сравнения, выход которой является выходом блока, управляющий вход - является первым входом блока, первый информационный вход соединен с выходом счетчика, счетный вход которого подключен к выходу элемента ИЛИ, первый и второй входы которого, вход обнуления счетчика и второй информационный вход схемы сравнения образуют второй вход блока.
4. 4. Имитатор по π. 1, отличающийся тем, что блок памяти данных содержит счетчик данных, память, схему сравнения, коммутатор старших разрядов адреса и коммутатор младших разрядов адреса, причем ин формационный вход памяти является информационным входом блока, адресные входы памяти подключены к выходам коммутаторов младших и старших разрядов адреса, первые информационные входы которых подключены соответственно к младшим и старшйм разрядам выхода счетчика данных и первому входу скемы сравнения, вторые информационные входы и управляющие входы образуют адресный вход блока, третий информационный коммутатор старших разрядов адреса и второй вход схемы сравнения соединены с управляющим входом блока, управляющий вход памяти, входы модификации и обнуления счетчика данных и выход схемы сравнения образуют управляющий вход-выход блока.
5. 5. Имитатор по π. I, отличающийся тем, что блок управления содержит входной мультиплексор, постоянную память и выходной регистр, причем адресный вход постоянной памяти соединен с выходом входного мультиплексора и первым выходом выходного регистра, информационный вход и второй выход которого соединены соответственно с выходом постоянной памяти и управляющим входом входного мультиплексора, первый и второй информационные входы которого являются соответственно первым и вторым входами блока, третий вход входного мультиплексор^ и выход выходного регистра образуют первый вход-выход блока, группа входов входного мультиплексора и первая группа выходов выходного регистра образуют второй вход-выход блока, вторая группа выходов выходного регистра образует выход блока, а тактовый и управляющий входы образуют третий вход блока.