SU1173542A1 - Многоразр дный управл емый магазин сопротивлений - Google Patents
Многоразр дный управл емый магазин сопротивлений Download PDFInfo
- Publication number
- SU1173542A1 SU1173542A1 SU823495048A SU3495048A SU1173542A1 SU 1173542 A1 SU1173542 A1 SU 1173542A1 SU 823495048 A SU823495048 A SU 823495048A SU 3495048 A SU3495048 A SU 3495048A SU 1173542 A1 SU1173542 A1 SU 1173542A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- resistor
- input
- transistor
- controlled
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
МНОГОРАЗРЯДНЫЙ УПРАВЛЯЕМЫЙ МАГАЗИН СОПРОТИВЛЕНИЙ, содержащий блок управлени , соединенный шинами управлени с каждым разр дом управл емого делител напр жени , состо шего из последовательно соединенных резисторов и МОП-транзисторов, соединенных стоками и подключенных истоками к выводам резисторов, а затворами МОП-транзисторы соединены с соответствующими шинами управлени , первый образцовый резистор, соединенный с общей шиной и первым входным зажимом многоразр дного управл емого магазина сопротивлений, и операционный усилитель, отличающийс тем, что, с целью повышени надежности и расширени области применени , дополнительно введены полевой транзистор, бипол рный транзистор, второй образцовый резистор, сумматор, причем затвор полевого транзистора соединен с выходом операционного усилител , неинвертирующий вход которого соединен со стоками МОП-транзисторов, а инвертирующий вход - с вторым выводом первого образцового резистора и эмиттером бипол рного транзистора, база которого соединена с истоком полевого транзистора, а коллектор - со стоком полевого транзистора и первым выводом второго образцового резистора, второй вывод которого подключен к полюсу источника питани и инверсному входу аналогового сумматора, пр мой вход последнего соединен с первым выводом второго образцового резистора, а выход - с выводом резистора первого разр да управл емого делител напр жени , последний резистор которого соединен с общей шиной , при этом второй входной зажим многоразр дного управл емого магазина сопротивлений соединен с инверсным входом операционного усилител .
Description
Изобретение относитс к информационноизмерительной технике и предназначено дл использовани в качестве образцового кодоуправл емого магазина сопротивлений дл автоматизированных метрологических испытаний измерительных каналов, содержащих резистивные датчики, или в автоматических мостах посто нного тока.
Цель и|{(бретени - повышение надежности и расширение области применени за счет устранени включени УЦОП-транзистора последовательно в цепь образцового резистора , а также за счет замены последовательного управл емЬго делител напр жени на управл емый делитель напр жени типа R-2R или цифроаналоговый преобразователь множительного типа.
На чертеже представлена схема устройства .
Устройство содержит блок 1 управлени , соединенный шинами управлени с каждым разр дом управл емого делител 2 напр жени , состо щего из МОП-транзисторов 3-1-3l n- 1 ), последовательно соединенных эталонных резисторов 4-1-4-п. Стоки МОПтранзисторов 3-1-3-(п+1) объединены и подключены к первому выходу управл вшего делител 2 напр жени , соединенного с неинверсным входом операционного усилител 5, стоки МОП-транзисторов 3-1-3-(п-|--fl ) подключены к соответствующим выводам эталонных резисторов 4-1-4-п, а затворы МОП-транзисторов 3-1-3-(п+1) подключены к соответствующим щинам управлени блока 1 управлени . Первый образцовый резистор 6 соединен первым выводом с общей шиной и первой входной клеммой 7 устройства, второй вывод образцового резистора 6 соединен с эмиттером бипол рного транзистора 8 и инверсным входом операционного усилител 5, выход которого соединен с затвором полевого транзистора 9, исток которого соединен с базой бипол рного транзистора 8, а сток соединен с коллектором бипол рного транзистора 8, с первым выводом второго образцового резистора 10 и неинверсным входом сумматора 11, инверсный вход которого подключен к второму выводу второго образцового резистора 10 и к полюсу источника 12 питани , выход сумматора 11 соединен с первым концом цепочки резисторов 4-1-4-п со стороны первого разр да управл емого делител 2 напр жени , второй конец цепочки резисторов 4-1-4-п которого соединен с общей шиной, втора входна клемма 13 устройства подключена к инверсному входу операционного усилител 5.
Устройство работает следующим образом.
Исходное состо ние устройства характеризуетс открытым МОП-транзистором 3- (п+1) и отсутствием коммутации на входных клеммах 13(+) и 7(-). При этом на неинвертирующем входе операционного усилител 5 нулевой потенциал (относительно
общей шины), положительна обратна св зь по току, реализуема аналоговым сумматором 11, отключена, и на входных клеммах 13 и 7 отслеживаетс нулевой потенциал , который сохран етс также при подключении к входным зажимам источника тока. При отпирании какого-либо другого МОП транзистора 3 включаетс положительна обратна св зь через неинвертирующий вход операционного усилител 5. При подключении к входу многоразр дного управл емого магазина сопротивлений источника тока на эмиттере бипол рного транзистора 8 возникает положительный отпирающий потенциал , через второй образцовый резистор 10
течет ток и на нем возникнет разность потенциалов , котора выдел етс аналоговым сумматором И и подаетс на резистор 4-1 управл емого делител 2 напр жени . Управл емый делитель 2 напр жени делит напр жение с выхода аналогового сумматора
11 на коэффициент
И
К - m-L
где
п - число эталонных резисторов (р.езисторы имеют одинаковые номиналы сопротивлений ) ;
,2,...,n,n ч-1 - номер выбранного МОПтранзистора 3.
Из услови точного функционирова , ни устройства следует, что напр жение на неинвертирующем входе операционного усилител 5 должно равн тьс напр жению на втором выводе первого образцового резистора 6. Учитыва также, что ток в цепи эмиттера бипол рного транзистора 8 пренеб2 режимо мало отличаетс от тока в цепи коллектора, так как ток затвора полевого транзистора 9 и входной ток сумматора 11 пренебрежимо малы («0,001%) по сравнению с током в цепи эмиттера (1-20 мА), то можно записать 0
(IBX+IK),(1)
гдеивх,1в)( - напр жение и ток на зажимах 7, 13;
RI - сопротивление первого образцо5вого резистора 6;
Ь - ток через второй образцовый
резистор 10.
Так как операционный усилитель 5 с транзисторами 8 и 9 работает как эмиттерный повторитель, то можно записать 0
. Ra- к,(2)
гдeR2 - сопротивление второго образцового
резистора 10.
Исключа из уравнений (1) и (2) пере5 менную Ц, получаем
UBX . , Ri+KRz
(3)
IKZ
31173542д
Из выражени (3) следует, что входноеЭто уравнение описывает параллельное
сопротивление устройства равновключение посто нного Ri и переменного
Ув1 RtKRt .( подключении к источнику тока, так и к исIBX К ч-кКаточнику напр жени . Устройство можно подO k l , O R«Ar Ri//R2.BOM по цеп м питани .
Устройство ведет себ одинаково как при
соедин ть параллельно с другими резисторами в любую цепь, не св занную с устройст
Claims (1)
- МНОГОРАЗРЯДНЫЙ УПРАВЛЯЕМЫЙ МАГАЗИН СОПРОТИВЛЕНИЙ, содержащий блок управления, соединенный шинами управления с каждым разрядом управляемого делителя напряжения, состоящего из последовательно соединенных резисторов и МОП-транзисторов, соединенных стоками и подключенных истоками к выводам резисторов, а затворами МОП-транзисторы соединены с соответствующими шинами управления, первый образцовый резистор, соединенный с общей шиной и первым входным зажимом многоразрядного управляемого магазина сопротивлений, и опера- ционный усилитель, отличающийся тем, что, с целью повышения надежности и расширения области применения, дополнительно введены полевой транзистор, биполярный транзистор, второй образцовый резистор, сумматор, причем затвор полевого транзистора соединен с выходом операционного усилителя, неинвертирующий вход которого соединен со стоками МОП-транзисторов, а инвертирующий вход — с вторым выводом первого образцового резистора и эмиттером биполярного транзистора, база которого соединена с истоком полевого транзистора, а коллектор — со стоком полевого транзистора и первым выводом второго образцового резистора, второй вывод которого подключен к полюсу источника питания и инверс- q ному входу аналогового сумматора, прямой S вход последнего соединен с первым выводом второго образцового резистора, а выход — с выводом резистора первого разряда управляемого делителя напряжения, последний резистор которого соединен с общей шиной, при этом второй входной зажим многоразрядного управляемого магазина сопротивлений соединен с инверсным входом операционного усилителя.SU ,,„1173542
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823495048A SU1173542A1 (ru) | 1982-10-04 | 1982-10-04 | Многоразр дный управл емый магазин сопротивлений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823495048A SU1173542A1 (ru) | 1982-10-04 | 1982-10-04 | Многоразр дный управл емый магазин сопротивлений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1173542A1 true SU1173542A1 (ru) | 1985-08-15 |
Family
ID=21030330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823495048A SU1173542A1 (ru) | 1982-10-04 | 1982-10-04 | Многоразр дный управл емый магазин сопротивлений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1173542A1 (ru) |
-
1982
- 1982-10-04 SU SU823495048A patent/SU1173542A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 836784, кл. Н 03 К 13/02, 1981. Авторское свидетельство СССР № 725222, кл. Н 03 К 13/02, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910021044A (ko) | 아날로그/디지탈 변환기 | |
CN209994363U (zh) | 电路以及电压-时间转换器电路 | |
JPS6282819A (ja) | デイジタル−アナログ変換器 | |
SU1173542A1 (ru) | Многоразр дный управл емый магазин сопротивлений | |
JP2001156640A (ja) | ディジタル/アナログ変換器 | |
SU1157677A1 (ru) | Амплитудно-импульсный модул тор | |
SU729643A1 (ru) | Ячейка аналоговой пам ти | |
SU427473A1 (ru) | Компенсированный ключ | |
SU1356000A1 (ru) | Аналоговое запоминающее устройство | |
SU1176347A1 (ru) | Множительно-делительное устройство | |
JPS6034160Y2 (ja) | シフトレジスタ | |
SU826316A1 (ru) | Стабилизатор напряжения постоянного тока 1 | |
SU957432A1 (ru) | Реле времени | |
SU587508A1 (ru) | Аналоговое запоминающее устройство | |
SU1360454A1 (ru) | Аналоговое запоминающее устройство | |
SU752496A2 (ru) | Аналоговое запоминающее устройство | |
RU1780043C (ru) | Устройство допускового контрол сопротивлений | |
SU669344A1 (ru) | Генератор стабильного тока | |
GB1400565A (en) | Analogue-to-digital converters | |
SU721834A1 (ru) | Диодный функциональный преобразователь | |
SU959265A1 (ru) | Имитатор комплексных проводимостей | |
SU632050A1 (ru) | Электрометрический усилитель | |
SU1374431A1 (ru) | Цифроаналоговый преобразователь | |
SU1758830A1 (ru) | Усилитель посто нного тока | |
SU699569A1 (ru) | Аналоговое запоминающее устройство |