1 Изобретение относитс к радиотех нике и может быть использовано дл получени сетки стабильных частот в радиопередающей и измерительной аппаратуре. Цель изобретени - упрощение уст ройства. На чертеже изображена структур на электрическа схема синтезатора частот. Синтезатор частот содержит накопительный регистр 1, регистр 2 п м ти, сумматор 3, цифроаналоговый преобразователь (ЦАП) 4, фильтр 5 нижних частот (ФНЧ), перестраиваемый генератор 6. Синтезатор частот работает следующим образом. Первый цифровой сигнал, соответствующий числу N) , поступает на кодовый вход накопительного регистра 1, который суммирует это число с содержимым пам ти в момен ты прихода импульсов опорной частоты fy на тактовый вход накопительного регистра 1. Так как емкость пам ти накопительного регистра 1 ограничена величиной Q 2 , где п - число двоич ных разр дов накопительного регис ра 1, то при ее переполнении соде жимое пам ти уменьшаетс на Nj единиц, где ( Nj 5 Q , а процесс сложени вновь повтор етс Очевидно, что область Значений, пр нимаемых числовой последовательностью , ограничена числом N ,которое принимаетс равным отношени опорной частоты к шагу сетки си тезируемых частот Д F . Средн частота переполнени емкости пам ти fp. N/ N2 . Однако в св зи с тем, что отношение N в общем случае не равно целому числу, то образуетс остаток, который накап ливаетс в течение нескольких циклов переполнени , пока не достигне величины NJ . В этом случае длител ность цикла переполнени увеличи ваетс на один период опорной частоты fp . в моменты переполнени емкости пам ти накопительный регистр 1 формирует на выходе переполнени импульс. Полученна числова последовательность не может быть использована непосредственно дл управлени частотой перестраи ваемого генератора 6, так как пос 52 то нно накапливаема ошибка не скомпенсирована в цифровом виде,i. Дл зто-: го используетс сумматор 3, на другой вход которого поступает сигнал с выхода регистра 2 пам ти. Регистр 2 пам ти выдает число N 2 при подаче импульсов с выхода переполнени накопительного регистра 1 и сбрасывает информацию на выходе в О при поступлении с выхода перестраиваемого генератора 6. ЦАП 4 преобразует результат сложени сумматора 3 в аналоговый сигнал, который после усреднени ФНЧ 5 поступает на управл ющий вход перестраиваемого генератора 6. Момент выдачи регистром 2 пам ти числа NJ совпадает по времени с уменьшением содержимого пам ти первого накопительного регистра 1 на ту же величину NJ . В результате на выходе сумматора 3 числова последовательность продолжает нарастать не измен шага и знака. В момент прихода импульса с перестраиваемоу го генератора 6 число Nj замен етс О, и сумма слагаемых на выходе сумматора 3 уменьшаетс на величину N- . В режиме синхронизма частота перестраиваемого генера-тора 6 посто нна, поэтому и сигнал, подаваемый на вход ЦАП4, также имеет посто нный период. Причем кольцо автоподстройки автоматически обеспечивает компенсацию временной неравномерности цифрового сигнала, сформированного накопительным регистром 1, этом необходимо выполнить услови ,чтобы обеспечить синхронизацию системы автоподстройки в широкой полосе частотных расстроек.Остальные параметры выбираютс из следующих соотношений: о f f, N2 f-0 /t ; / F-fMa«/ F; -N f N, N, , МПИ «aКС Q 2 , у-чft W , где f,, , .c- соответственно минимальна и максимальна частоты диапазона . Врем , в течение которого регистр 2 пам ти выдает число Nj измен етс от периода к периоду пропорционально накапливаемой накопительным регистром 1 ошибке, а выходной сигнал сум3 матора 3 имеет посто нный период Т 1/f ,причем средние значени 1169165. 4 посто нной составл ющей равны в каждом периоде. .1 The invention relates to radio engineering and can be used to obtain a grid of stable frequencies in radio transmitting and measuring equipment. The purpose of the invention is to simplify the device. The drawing shows the structures on the electrical circuit of the frequency synthesizer. Frequency synthesizer contains cumulative register 1, register 2 mti, adder 3, digital-to-analog converter (DAC) 4, low-pass filter 5 (LPF), tunable oscillator 6. The frequency synthesizer works as follows. The first digital signal corresponding to the number N) arrives at the coding input of cumulative register 1, which sums this number with the memory contents at the time of arrival of the pulses of the reference frequency fy at the clock input of the cumulative register 1. Since the memory capacity of cumulative register 1 is limited by Q 2, where n is the number of binary bits of accumulative register 1, then when it is overflowed, the memory content decreases by Nj units, where (Nj 5 Q, and the addition process is repeated again. Obviously, the Values area is given by the numeric pic is limited by the number N, which is assumed to be equal to the ratio of the reference frequency to the grid pitch of the frequencies to be frequency DF. The average frequency of the memory capacity fp. N / N2. However, due to the fact that the ratio N in the general case is not equal to then a residue is formed which accumulates over several cycles of overflow until it reaches the value of NJ. In this case, the duration of the overflow cycle increases by one period of the reference frequency fp. at the moments of memory capacity overflow, cumulative register 1 generates a pulse at the output of the overflow. The resulting numerical sequence cannot be used directly to control the frequency of the tunable oscillator 6, since after 52 this accumulative error is not compensated for in digital form, i. For this, the adder 3 is used, to another input of which a signal is output from the register 2 memory. Register 2 of the memory gives the number N 2 when pulses are output from the overflow of accumulative register 1 and resets information at the output to O when the tunable generator 6 arrives at the output. D / A converts the result of adding 3 of the analog signal, which after averaging the low-pass filter 5 enters the control input of the tunable oscillator 6. The time when the register 2 outputs the number NJ in time coincides with the decrease in the memory contents of the first accumulative register 1 by the same value NJ. As a result, at the output of the adder 3, the numerical sequence continues to increase without changing the pitch and sign. At the moment of arrival of the pulse from the tunable generator 6, the number Nj is replaced by O, and the sum of the terms at the output of the adder 3 is reduced by the value of N-. In synchronism mode, the frequency of the tunable generator 6 is constant, therefore the signal applied to the input of the DAC4 also has a constant period. Moreover, the self-tuning ring automatically compensates for the temporal non-uniformity of the digital signal generated by the cumulative register 1, this requires meeting the conditions to ensure the synchronization of the self-tuning system in a wide band of frequency detunings. The remaining parameters are selected from the following relations: o f f, N2 f-0 / t; / F-fMa "/ F; -N f N, N,, MPI «aKS Q 2, y-ft W, where f ,,, .c- are the minimum and maximum frequencies of the range, respectively. The time during which memory register 2 gives the number Nj varies from period to period in proportion to the accumulated accumulator register 1 error, and the output signal of sum3 of matrix 3 has a constant period T 1 / f, with average values 1169165. 4 equal in each period. .