SU1167583A1 - Самонастраивающа с след ща система - Google Patents

Abstract

САМОНАСТРАИВАЮЩАЯСЯ СЛЕДЯЩАЯ СИСТЕМА, содержаща  последовательно соединенные блок задержки, первьв) умножитель, перлый интегратор , первый усилитель, второй умножитель , сумматор, последовательно соединенные эталонную модель, .первый блок сравнени , третий умножитель, второй интегратор, второй усилитель, четвертый умножитель, выход объекта .регулировани  соединен с вторыми входами первого блока сравнени , третьего и четвертого умножителей, выход первого блока сравнени  подключен ко второму входу первого умножител , выход блока задержки соединен с вторым входом второго умножител , выход четвертого умножител  подключен к второму входу сумматора , выход которого соединен с входом объекта регулировани , выход которого подключен к входу блока задержки, отличающа с  тем, что, с целью повьшени  точности работы cиcтe в l, в нее введены последовательно соединенные второй блок сравнени , п тни умножитель, третий интегратор, третий усилитель, шестой умножитель, вход второго блока сравнени  соединен с выходом объекта регулировани , второй вход п того умножител  подключен к выходу первого блока сравнени , выход второго блока сравнени  соединен с вторым входом шестого умножител , did выход которого соединен с третьим входом сумматора. ел 00 00

Description

. 1 Изобретение относитс  к техничес кой киберн ;тике и может быть исполь зовано в системах автоматического регулировани  объектами с запаздыва нием, причем параметры объе1 та неизвестны или медленно мен ютс  во времени. Такими системами  вл ютс , например, систегвы автоматического управлени  летательными аппаратами, системы регулировани   дерных реакторов и тепловых котлов, системы сушки и т.д. Цель изобретени  - повышение точ ности работы системы с объектами управлени , параметры которых измен ютс  в широких пределах. На чертеже представлена блок-схе ма предлагаемой системы. Система содержит блок 1 задержки , первый умножитель 2, первый интегратор 3, первьй усилитель А, второй умножитель 5, сумматор 6, эталонную модель 7, первый блок сравнени  8, третий умножитель 9, второй интегратор 10, второй усилитель 11, четвертый умножитель 12, объект регулировани  13, второй блок сравнени  14, п тый умножитель 15, третий интегратор 16, третий усилитель 17 и шестой умножитель 18 Система функционирует следующим образом. На вход объекта регулировани  13 подаетс  входное задающее воздействие f(t), которое объект регулировани  13 должен отработать.Одновременно входное задакщее воздействие поступает на вход эталонной модели 7и вход второго блока сравнени  14 Сигнал с выхода объекта регулировани  13 поступает на вход первого блока сравнени  8, вход блока 1 задержки , входы умножителей 9 и 12. 8блоке 1 задержки происходит задержка сигнала с выхода объекта регулировани  13 на врем , равное запаздыванию в объекте регулировани  13. На второй вход первого блока сравнени  8 поступает сигнал с выхода эталонной модели 7, который  вл етс  сигналом отработки моделью 7 входного задающего воздействи  f (t)-, В первом блоке сравнени  8 происходит сравнение сигнала с выхо да объектй, регулировани  13 и сигнала с выхода эталонной модели 7, т.е. вырабатываетс  сигнал рассогла совани  (t), который подаетс  на 832 вторые входы умножителей 2, 9, 15. Сигнал с выхода объекта регулировани  13 также подаетс  на sTopoJi вход второго блока сравнени  14, где происходит его сравнение с входным задающим сигналом f(t), т.е. вьфабатываетс  сигнал рассогласовани  (t), который подаетс  на входы умножителей 15 и 18. Сигнал с выхода блока 1 задержки поступает на первый вход умножител  2, где умножаетс  на сигнал рассогласовани  6(t). Сигнал с выходаумножител  2 поступает на вход первого интегратора 3, где интегрируетс . Сигнал с выхода первого интегратора 3 поступает на вход первого усилител , где усиливаетс  до необходимой величины. Сигнал с выхода первого усилител  поступает на второй вход умножител  5, где умножаетс  на сигнал с выхода блока 1 задержки. Сигнал с выхода умножител  5 подаетс  на первый вход сумматора 6. В умножителе 9 происходит умножение сигнала с выхода объекта регулировани  13 на сигнал рассогласовани  (t). Сигнал с выхода умножител  9 поступает на вход второго интегратора 10, где интегрируетс . Сигнал с выхода второго интегратора 10 поступает на вход второго усилител  11, где усиливаетс  до нужной величины. Сигнал с выхода второго усилител  11 поступает на второй вход умножител  12, где происходит его умножение на сигнал с выхода объекта регулировани  13. Сигнал с выхода умножител  12 поступает на второй вход сумматора 6. В умножителе 15 происходит умножение сигнала рассогласовани  S (t) на сигнал рассогласовани  (t) . Сигнал с выхода умножител ,15 поступает на вход третьего интегратора 16, где интегрируетс . Сигнал с выхода третьего интегратора 16 поступает на вход третьего усилител , где усиливаетс  до необходимой величины. Сигнал с выхода третьего усилител  17 поступает на второй вход умножител  18, где умножаетс  на сигнал рассогласовани  S(t). Сигнал с выхода умножител  18 поступаетна третий вход сумматора 6, где происходит его сложение с сигналами с выходов умножителей 5 и 12. Таким образом, на выходе сумматора 6 получаетс  сигнал управлени  ll-v,ctKnjC x(t-«)k,), где С, -oce{t)x; Cj -fte(t)x(t --с) С, -ye{t)S, здесь ai О, , некотррые числа, Кц, К, К, -.коэффициенты 167583 усилени  первого, второго и третьего усилителей соответственно, С v О величииа запаздывани  в объекте регулировани  13. 5 Сигнал управлени  с выхода сумкатора 6 поступает на второй вход объекта регулировани  13.

Claims (1)

1. САМОНАСТРАИВАЮЩАЯСЯ СЛЕДЯЩАЯ СИСТЕМА, содержащая последовательно соединенные блок задержки, первьв) умножитель, первый интегратор, первый усилитель, второй умножитель, сумматор, последовательно соединенные эталонную модель, первый блок сравнения, третий умножитель, второй интегратор, второй усилитель, четвертый умножитель, выход объекта регулирования соединен с вторыми входами первого блока сравнения, третьего и четвертого умножителей, выход первого блока сравнения подключен ко второму входу первого умножителя, выход блока задержки соединен с вторым входом второго умножителя, выход четвертого умножителя подключен к второму входу сумматора, выход которого соединен с входом объекта регулирования, выход которого подключен к входу блока задержки, отличающаяся тем, что, с целью повышения точности работы систеьвй, в нее введены последовательно соединенные второй блок сравнения, пятый умножитель, третий интегратор, третий усилитель, шестой умножитель, вход второго блока сравнения соединен с выходом объекта регулирования, второй вход пятого умножителя подключен к выходу первого блока сравнения, выход второго блока сравнения соединен с вторым входом шестого умножителя, выход которого соединен с третьим входом сумматора.

   1 1167583 ²