SU1166355A1 - Многокаскадное резервированное устройство - Google Patents
Многокаскадное резервированное устройство Download PDFInfo
- Publication number
- SU1166355A1 SU1166355A1 SU802998921A SU2998921A SU1166355A1 SU 1166355 A1 SU1166355 A1 SU 1166355A1 SU 802998921 A SU802998921 A SU 802998921A SU 2998921 A SU2998921 A SU 2998921A SU 1166355 A1 SU1166355 A1 SU 1166355A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- cascade
- outputs
- elements
- blocks
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
1. МНОГОКАСКАдаОЕ РЕЗЕРВИРО . ВАНН(Ж УСТР(, содержащее в каждом i-M каскаде (, ... К) i ре- зервируемых и (N-t) контрольных блоков (N con8t), первую группу из первого и второго элементов И и первого элемента ИШ и блок сравнени , пртой выход которого подключен к первому входу первого элемента И первой rpynnbi данного каскада, инверсный выход - к первому входу второго элемента И первой группы данного каскада , первые входы - к выходам контрольных блоков данного каскада, а вгорие входы - к входам контрольных блоков данного каскада и к шине контрольной {шформации, о т л и ч а ющ е е с тем, чтл, с целью повьшени надежности и контрол пригодности устройства, оно содержит блок управлени настройкой, блок регист- . ров, .селектор мин 4ального кода, блоки делени , третьи элементы И, второй и третий элементы ИЛИ и в каждом i-M каскаде
Description
га, преобразователь параллельного кода в последовательный, четвертый элемент ИЛИ и буферный регистр, входы которого соединены с входами блока управлени настройкой, первый выход - с первыми входами п того элемента ИЛИ и преобразовател параллельного кода в последовательный,
второй выход через последовательно соединенные п тый элемент ИЛИ, преобразователь параллельного кода, в последовательный, регистр сдвига с выходом кольцевого регистра сдвига , выходы которого соединены с выходами блока управлени настройкой . ,
Изобретение относитс к вычислительной технике и дискретной автома тике и может быть использовано при построении цифровой аппаратуры повы шенной надежности. Цель изобретени - повьппение надежности и контролепригодности устройства . На фиг. 1 приведена блок-схема .многокаскадного резервированного ус ройства; на фиг. 2 - схема блока управлени настройкой. Многокаскадное резервированное устройство содер сит каскады 1-3, первые резервируемые блоки 4.1 - 4. соответственно каскадов 1-3, контрольки блок 5.1 каскада 1, вторые резервируемые блоки 5.2 и 5.3 соответственно каскадов 2 и 3, конт рольные блоки 6.1 и 6.2 каскадов 1 и 2, третий резервируемый блок 6.3 каскада 3, контрольные блоки 7,1 7 ,3 каскадов 1 - 3, блоки 8.1 - 8.3 сравнени , первый 9 и второй 10 элементы И первой группы каскада 1, первый 11 и второй 12 элементы И пё вой группы каскада 2, первый 13 и второй 14 элементы И второй группы каскада 2, первый 15 и второй 16 элементы К первой группы каскада 3, первый 17 и второй 18 элементы И второй группы каскада 3, пер-г вый 19 и второй 20 элементы И треть ей группы каскада 3, первые элементы ИЛИ 21 и 22 первых групп соответ ственно каскадов 1 и 2 первьй элемент ИЛИ 23 второй группы каскада 2 первые элементы КПК 24 - 26 первой, второй и третьей групп соответствен но, каскада 3, блЬки 27 - 29 делени третьи э.дементы И 30 - 32, второй элемент ИЛИ 33, блок 34 регистров, селектор 35 минимального кода. блок 36 управлени настройкой, третий элемент ИЛИ 37 и шины контрольной информации 38, входных данных 39 и выходной информации 40. Блок 36 управлени настройкой (фиг. 2) содерчит буферный регистр 41, четвертый элемент ИЛИ 42, преобразователь 43 параллельного кода в последов Отельный, регистр 44 сдвига, кольцевой регистр 45 сдвига. Устройство работает следующим образом. . Перед началом работы с выходов блока 36 на вторые входа блоков 4.1- 4.3 подаютс настроечные коды, соответствующие настройке этих блоков на выполнение функции g(x+h,x,х ), на входы блоков 5.2 и 5.3 - коды, соответствующие настройке этих блоков на выполнение функции g(x, +h, х), на вход блока 6.3- код, соответствующий настройке этого бло ка на выполнение функции g(x , х, ), где h - некоторый заранее заданный шаг поиска, g - функци , (х, х ) - ее аргумент. После этого на шину 39 поступает начальное значение аргумента (х, х, , х), которое через элемент ИЛИ 37 записываетс в блоки 4.1, 5.2 и 6.3. Результаты вычислений gCxi -3h, х S X „М , g(x;, X I , 2h, Х), gCXg , X/, ХдЗ +) с выхода : последнего каскада поступают . .в блок 34, а затем - в селектор 35. В последнем происходит сравнение полученных значений функции между собой и выделение минимального значени функции g.. В результате сравнени с выхода, соответствующего минимальному значению g, селектора 35 выдаетс 1, ас остальных выходов - О. Например , если выполн ютс услови . g(, х , x3)crg(x, x2+2h,xM и g(x+3h, х2 , x KgCx, x2,x3+h), то с первого выхода блока 35 выдаетс 1, а с остальных - О, если выполн ютс услови g(x , +2h, x3)g(x+3h, xS х ) и g(x, х +2h, .х ) g(x, х , ), то с второго выхода селектора 35 выдаетс 1, а с первого и третьего выходов - О. Аналогично селектор 35 работает в случае, если два значени g из трех равны между собой. Блок управлени настройкой работает следующие образом. В исходном состо нии в регистре записаны коды настроек резервируемых блоков на выполнение функций g(x+h, x х), g(x x2+h,x), g(x, х, ). Каждый код настрой ки размещаетс в п разр дах регистра 45. Если на первый, второй и тре тий входы блока 36 поступает соответственно 1, О, О, то в регистр 4 параллельным кодом также записываетс 1,0,0, при этом с первого и второго/выходов регистра 41 выдаетс соответственно 0,0, на первый и второй входы преобразовател 43 подаетс , соответственно, 0,0. В результате этого в регистр 44 последовательным кодом запишетс (0), после сдвига содержимого регистра 4 вправо, на вход регистра 45 импульсов сдвига не поступает, поэтому с выходов регистра 45 на первые, вт рые и третьи выходы блока 36 поступ ют коды настройки, соответствующие выполнению функций g(x+h, х, х), g(x, , хз), g(x, xS ) соответственно. В этом случае шаг поиска минимума функции g по х равен 3, шаг по х равен 2, а шаг по X - 1. Если на первый, второй, третий входы блока 36 поступает соответственно О, 1, О, то в регистр 41 параллельным кодом записываетс О, 1, О, при этом с выходов регистра 4 выдаетс соответственно О, 1, на пе вый, второй входы преобразовател 4 подаетс соответственно О, 1. В результате этого в регистр 44 последовательным кодом запишетс О, 1. После сдвига содержимого регистра 44 вправо, на вход регистра 45 поступает один импульс сдвига, кото рый соответствует сдвигу содержимо54 го регистра влево на п разр дов. В результате этого с выходов регистра 45 на первые, вторые и третьи выхода блока 36 поступают коды настройки, соответствующие выполнению функций g(x , , х) , g(x х , ), g(x+h, xS хО. После сдвига содержимого регистра 44 вправо, на вход регистра 45 поступают два импульса сдвига, которые соответствуют сдвигу .содержимого регистра 45 влево на 2празр дов. В результате этого с выходов ре гистра 45 на первые, BTOfftie и третьи выходы блока 36 поступают коды настройки, соответствующие выпол- -2 , нению функций g(x , х g(xV+h, х2,хЗ), g(x, x2+h, хО. В этом случае шаг поиска функции по х равен 3, шаг по х равен 2, а шаг по х - 1. Таким образом, после сравнени . в блоке 35 значений фзшкций g и выделени единицы с j-ro выхода блока 35, соответствующего наиболее успешному продвижению к минимуму, происходит настройка блоков 4.1,- 4.3 на выполнение функции g(). Тем самым реализуетс максимальный шаг к мини-v муму g в наиболее выгодном направлении . . Полученные значени функции поступают на вход блоков 27 - 29, выполн ющих g-1. Дл реализации очередного шага поиска, минимальное значение аргумента через элементы И 3032 и1 ИЛИ 33 и 37 поступает на обрагботку в устройство и цикл определени очередного значени аргумента повтор етс . Останов процесса происходит в том случае, если дл текущего значени аргумента значени функции g на очередном шаге больше либо равны значени м функции g на предыдущем шаге. В этом случае значение g выдаетс на шину 40. Блоки 5.1 - 7.1, 6.2 - 7.2 и 7.3 используютс дл косвенного контрол каскадов 1 - 3. Наличие коррел ционных св зей между отказами различных блоков каскадов в интегральном исполнении позвол ет применить косвенный контроль, КОТО1И.1Й не пересекаетс со штатным функционированием устройста . С целью проведени косвенного контрол на входы блоков 5.1 - 7.1, 6.2 - 7.2 и 7.3, настроенных на выпол5 нен е тождественного преобразовани . и на первые входы блоков 8.1 - 8.3 с шины 38 подаетс некотора тестова последовательность. При совладении информации, поступающей на входь блока 8.1 (,2,3), i-й каскад расцениваетс как исправный. В этом случае с пр мого выхода блока 8.1 выдаетс потенциал, разрешаю щий прохождение информации с 1-го на следующий (1+1)-й каскад, а с ин версного выхода - запрещающий потен циал, который блокирует путь обхода данного i-ro-каскада. При несовпадении информации, поступающей на вх ды блока 8.1, 1-й каскад расцениваетс как неисправный. .В этон случае с пр мого выхода блока 8.1 выдаетс запрещающий потенциал, ко5 :6 торый блокирует поступление информации на следующий (1+1)-й каскад, а с инверсного выхода - разрешающий потенциал, с помощью которого реализуетс путь обхода отказавшего каскада. Таким образом, при отказе одного или нескольких каскадов выполн етс обход отказавших каскадов . . . При последовательных отказах каскадов устройство не перестает работать , а лишь уменьшаетс длина шагов при поиске. Например, в случае, когда отказал один каскад, максимальна длина шага поиска уменьшаетс на единицу, а в случае, когда будет функционировать лишь один каскад, шаги поиска по всем направлени м станут одинаковыми и равными единице.
«/
2
«4
ffS
Фаг г
Claims (2)
1. МНОГОКАСКАДНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее в каждом i-м каскаде (1=1, ...» К) i ре- зервируемых и (N-1) контрольных блоков (N=const), первую группу из первого и второго элементов И и первого элемента ИЛИ и блок сравнения, прямой выход которого подключен к первому входу первого элемента И первой группы данного каскада, инверсный выход - к первому входу второго элемента И первой группы данного каскада, первые входы - к выходам контрольных блоков данного каскада, а вторые входа - к входам контрольных блоков данного каскада й к шине контрольной информации, о т л и ч а ю- щ е е с я тем, что, с целью повышения надежности и контроля пригодное- . ти устройства, оно содержит блок управления настройкой, блок регист- . ров, селектор минимального кода, блоки деления, третьи элементы И, второй и третий элементы ИЛИ и в каждом i-м каскаде (i-Ι) группу из первого элемента ИЛИ и первого и второго элементов И, первые входы которых соединены соответственно с прямым и инверсным выходами блока сравнения данного каскада, входа селектора минимального кода подключены к одноименным выходам блока регистров, первые выходы - к выходам устройства, а вторые выхода - к одноименным входам блока управления настройкой и к первым входам соответствующих третьих элементов И, вторые входы которых подключены к выходам первых элементов ИЛИ всех групп последнего каскада и к входам блоков деления, выходы которых подключены к одноименным входам блока регистров, каждый ί-й выход блока управления настройкой подключен к вторым Входам одноименных резервируемых блоков всех каскадов, выходы третьих элементов И через второй элемент ИЛИ, соединенный с первым входом третьего элемента ИЛИ, вторые входы которого соединены с шиной входных данных, а выход - с первыми входами i-x резервируемых блоков i-го каскада й с вторыми входами вторых элементов И i-й группы ί-го каскада, выхода первых и вторых элементов И каждой, группы каждого каскада соединены с входами первого элемента ИЛИ данной группы данного каскада, выходы первых элементов ИЛИ каждой группы i-ro каскада подключены к первым входам . одноименных резервируемых блоков (i+1)-ro каскада и к вторым входам вторых элементов И одноименных групп (1+1)-го каскада, а вторые входа первых элементов И каждой группы i-ro каскада соединены с выходами односменных резервируемых блоков данного 1?го каскада.
2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что в нем блок управления настройкой содержит коль(цевой регистр сдвига, регистр сдви,w SU .,.,1166355 га, преобразователь параллельного кода в последовательный, четвертый элемент ИЛИ и буферный регистр, входы которого соединены с входами блока управления настройкой, первый выход - с первыми входами пятого элемента ИЛИ и преобразователя параллельного кода в последовательный, второй выход через последовательно соединенные пятый элемент ИЛИ, преобразователь параллельного кода.
в последовательный, регистр сдвига с выходом кольцевого регистра сдвига , выходы которого соединены с выходами блока управле ния настройкой . .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802998921A SU1166355A1 (ru) | 1980-10-27 | 1980-10-27 | Многокаскадное резервированное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802998921A SU1166355A1 (ru) | 1980-10-27 | 1980-10-27 | Многокаскадное резервированное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1166355A1 true SU1166355A1 (ru) | 1985-07-07 |
Family
ID=20924084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802998921A SU1166355A1 (ru) | 1980-10-27 | 1980-10-27 | Многокаскадное резервированное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1166355A1 (ru) |
-
1980
- 1980-10-27 SU SU802998921A patent/SU1166355A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидете,льство СССР : 543941, кл. G 06 F 15/00, 1974. Авторское свидетельство СССР Я 815725, кл. G 06 F 7/00, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0041701A2 (en) | Multiple digital controller system | |
SU1166355A1 (ru) | Многокаскадное резервированное устройство | |
SU1203506A1 (ru) | Адаптивное вычислительное устройство | |
SU543941A1 (ru) | Адаптивное вычислительное устройство | |
US4197587A (en) | Correction circuit for arithmetic operations with non-hexadecimal operands in hexadecimal arithmetic units | |
SU694864A1 (ru) | Адаптивное вычислительное устройство | |
SU1725400A1 (ru) | Устройство дл декодировани сверточного кода | |
SU1140127A2 (ru) | Устройство дл перебора сочетаний | |
SU809156A1 (ru) | Устройство дл последовательногоВыдЕлЕНи ЕдиНиц из п-РАзР дНОгОКОдА | |
SU1012268A2 (ru) | Модель ветви графа | |
SU1658155A1 (ru) | Устройство дл предсказани четности результата сдвигател | |
SU1108437A1 (ru) | Устройство дл выделени экстремального числа | |
SU553619A1 (ru) | Многоканальное устройство дл св зи вычислительных узлов в системе | |
SU1107124A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU1714593A1 (ru) | Устройство дл умножени | |
SU1049900A1 (ru) | Устройство дл сортировки двоичных чисел | |
SU1495818A1 (ru) | Устройство дл ситуационного управлени и контрол | |
SU809404A1 (ru) | Устройство дл контрол блоковпОСТО ННОй пАМ Ти | |
SU744589A1 (ru) | Вычислительна структура | |
SU822391A1 (ru) | Устройства дл управлени переключениемРЕзЕРВА | |
SU1418696A1 (ru) | Устройство дл реализации булевых функций | |
SU1376079A1 (ru) | Устройство дл сравнени чисел | |
SU1354184A1 (ru) | Устройство дл сравнени чисел | |
SU1683004A1 (ru) | Устройство дл анализа нечетких данных | |
SU1173407A1 (ru) | Устройство дл выбора экстремального числа |