SU1153392A1 - Device for generating single pulse - Google Patents

Device for generating single pulse Download PDF

Info

Publication number
SU1153392A1
SU1153392A1 SU833662811A SU3662811A SU1153392A1 SU 1153392 A1 SU1153392 A1 SU 1153392A1 SU 833662811 A SU833662811 A SU 833662811A SU 3662811 A SU3662811 A SU 3662811A SU 1153392 A1 SU1153392 A1 SU 1153392A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
dynamic trigger
bus
clocked
Prior art date
Application number
SU833662811A
Other languages
Russian (ru)
Inventor
Юрий Павлович Успенский
Original Assignee
Предприятие П/Я А-3390
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3390 filed Critical Предприятие П/Я А-3390
Priority to SU833662811A priority Critical patent/SU1153392A1/en
Application granted granted Critical
Publication of SU1153392A1 publication Critical patent/SU1153392A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ОДИНОЧНОГО ИМПУЛЬСА, содержащее первый тактируемый динамический триггер, информационный вход которого соединен с шиной управл ющих сигналов , а выход подключен к информационному входу второго тактируемого динамического триггера, выход которого соединен с одним из входов первого элемента И, выход которого через элемент ИЛИ подключен к информационному входу третьего тактируемого динамического триггера, пр мой выход которого через второй элемент И соединен с вторым входом элемента ИЛИ, при этом инверсный выход третьего тактируемого динамического триггера соединен с вторым входом первого элемента И, выход которого соединен с выходной шиной, а управл ющий вход приема информации первого, второго и третьего триггеров соединен с шиной синхроимпульсов, .отличающеес  тем, что, с целью повышени  помехозащищенности и надежности устройства, в него дополнительно введены тактируемьй динамический триггер и элемент И, входы которого соединены с шиной управл ющих сигналов и выходом первого тактируемого динамического триггера, а выход дополнительного элемента И подключен S к информационному входу дополнительного тактируемого динамического триггера , вьтход которого соединен с третьим входом первого элемента И и вторым входом второго элемента И, а управл ющий вход приема информации дополнительного тактируемого динамического триггера соединен с шиной сд синхроимпульсов. со Од 00 юA DEVICE FOR FORMING A SINGLE PULSE, containing the first clocked dynamic trigger, whose information input is connected to the control signal bus, and the output connected to the information input of the second clocked dynamic trigger, whose output is connected to one of the inputs of the first And element, the output of which is OR connected to the information input of the third clocked dynamic trigger, whose direct output through the second element AND is connected to the second input of the OR element, while the The second output of the third clocked dynamic trigger is connected to the second input of the first element I, the output of which is connected to the output bus, and the control input for receiving information of the first, second and third triggers is connected to the clock bus, in order to improve noise immunity and reliability devices that additionally have a clocked dynamic trigger and an AND element, whose inputs are connected to the control signal bus and the output of the first clocked dynamic trigger, and the output An additional AND element is connected to the information input of an additional clocked dynamic trigger whose input is connected to the third input of the first AND element and the second input of the second AND element, and the control input input of the additional clocked dynamic trigger is connected to the bus of sync pulses. with od 00 yu

Description

Изобретение относитс  к импульсной и цифровой вычислительной техник и может быть использовано в каналах св зи вычислительных устройств.The invention relates to pulsed and digital computing techniques and can be used in communication channels of computing devices.

Известно устройство дл  синхронизации импульсов, содержащее последовательно соединенные два триггера и элемент И, другой вход которого через элемент НЕ подключен к тине тактовых импульсов СО.A device for synchronizing pulses is known, which contains two successively connected flip-flops and an AND element, the other input of which is NOT connected to the pulse of the CO pulses through the element.

Недостатком, этого устройства  вл етс  низка  помехозащищенность.The disadvantage of this device is low noise immunity.

Наиболее близким к изобретению  вл етс  устройство дл  формировани  одиночного импульса, содержащее первый Тактируемый динамический тригер , информационный вход которого соединен с шиной управл ющих сигналов , а вьпсод подключен к информационному входу второго тактируемого динамического триггера, выход которого соединен с входом первого элемента Hj выход которого через элемент ИЛИ подключен к информационному входу третьего тактируемого динамического триггераJ пр мой выход которого через второй элемент И соединен с вторым входом элемента ИЛИ, при этом инверсный выход третьего тактируемого динамического триггера соединец с вторым входом первого элемента И, выход которого соединен с выходной шиной, а управл ющие входы приема информации первого, второго и третьего триггеров соединены с шиной синхрогшпульсов 2j.Closest to the invention is a device for forming a single pulse containing the first Clocked dynamic trigger, whose information input is connected to the control signal bus, and the transcode is connected to the information input of the second clocked dynamic trigger, the output of which is connected to the input of the first element Hj whose output through the OR element is connected to the information input of the third clocked dynamic triggerJ whose direct output is connected to the second input I through the second element I OR, the inverse output of the third clocked dynamic trigger is connected to the second input of the first element AND whose output is connected to the output bus, and the control inputs for receiving information of the first, second and third trigger are connected to the sync pulse 2j bus.

Недостатками этого устройства  вл ютс  низка  помехозащищенность и невысока  надежность.The disadvantages of this device are low noise immunity and low reliability.

Цель изобретени  - повьпиение поiмехозащкщенности и надежности уст (Ройства.The purpose of the invention is the behavior of the interfacility and reliability of the mouth (Rojstva

Поставленна  цель достигаетс  тем, что в устройство дл  формировани  одиночного импульса, содержащее первый тактируемый динамический триггер, информационный вход которого соединен с шиной управл ющих сигналов, а выход подключен к информационному входу второго тактируемого динамического триггера, выход которого соединен с одним из входов первого элемента И, выход которого через элемент ИЛИ подключен к информационному входу третьего тактируемого динамического триггера, пр мой выход которого через второй элемент И соединен с вторым входом элементаThe goal is achieved by the fact that a device for forming a single pulse contains a first clocked dynamic trigger, whose information input is connected to a control signal bus, and the output is connected to the information input of a second clocked dynamic trigger, the output of which is connected to one of the inputs of the first element And the output of which through the OR element is connected to the information input of the third clocked dynamic trigger, the direct output of which through the second element I is connected to the second input element

ИЛИ, при этом инверсный выход третьего тактируемого динамического триггера соединен с вторым входом первого элемента И, выход которого соединен с выходной шиной, а управл ющий вход приема информации первого, второго и третьего триггеров соединен с шиной синхроимпульсов, дополнительно введены тактируемый динамическийOR, while the inverse output of the third clocked dynamic trigger is connected to the second input of the first element AND, the output of which is connected to the output bus, and the control input of receiving information of the first, second and third triggers is connected to the clock bus, the clocked dynamic is additionally introduced

o триггер и элемент И, входы которого соединены с шиной управл ющих сигналов и выходом первого тактируемого динамического триггера, а выход дополнительного элемента И подключенo trigger and an element, whose inputs are connected to the control signal bus and the output of the first clocked dynamic trigger, and the output of the additional element And is connected

5 к информационному входу дополнительного тактируемого динамического триггера , выход которого соединен с третьим входом первого элемента И и вторым входом второго элемента. И, а управл ющий вход приема информации дополнительного тактируемого динамического триггера соединен с шиной синхроимпульсов .5 to the information input of an additional clocked dynamic trigger, the output of which is connected to the third input of the first element And and the second input of the second element. And, and the control input for receiving information of an additional clocked dynamic trigger is connected to the clock bus.

5 На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 его временные диаграммы.5 In FIG. 1 shows a functional diagram of the device; in fig. 2 of his time diagrams.

Устройство состоит из первого тактируемого динамического триггера 1,The device consists of a first clocked dynamic trigger 1,

0 соединённого информационным входом с шиной управл ющих сигналов 2, выход которого соединен с информационным входом второго тактируемого динамического триггера 3, выход которо , го соединен с входом первого элемента И 4, выход которого через элемент ИЛИ 5 соединен с информационным входом третьего тактируемого динамического тригге.ра 6, пр мой выход которого через второй элемент И 7 соединен с вторым входом элемента ИЛИ 5, инверсный выход третьего тактируемого динамического триггера 6 соединен с вторым входом первого элемента0 connected by the information input to the control signal bus 2, the output of which is connected to the information input of the second clocked dynamic trigger 3, the output of which is connected to the input of the first element AND 4, the output of which through the element OR 5 is connected to the information input of the third clocked dynamic trigger. 6, the direct output of which through the second element AND 7 is connected to the second input of the element OR 5, the inverse output of the third clocked dynamic trigger 6 is connected to the second input of the first element

5 И 4, выход которого соединен с выходной шиной 8, а управл ющие входы приема информации первого, второго и третьего триггеров соединены с шиной синхроимпульсов 9, элемент И Ю перg вый вход которого соединен с шиной управл ющих сигналов 2, второй вход соединен с выходом первого тактируемого динамического триггера 1, вьпсод соединен с информационным входом доj полнительного тактируемого динамического триггера 11, выход которого соединен с третьим входом первого элемента И 4 и вторым входом второго элемента И 7, а управл ющий вход приема информации соединен с шиной синхроимпульсов 9,, Устройство работает следующим образом. В исходном состо нии на шине управл ющих сигналов 2 и на пр мых выходах всех динамических триггеров устанавливаетс  сигнал логического нул , который подтверждаетс  каждым синхроимпульсом. Сигнал логической единицы подаетс  на шину 2, на вход элемента И 10 и записываетс  в динамический триггер 1 передним фронтом первого синхроимпульса. Спуст  врем  задержки распространени  сигнала на информационном входе динамического триггера 3 и на втором входе элемента И 10 установитс  сигнал логической единицы, который через врем  задержки элемента И 10 и линии св зи установитс  на информационном входе динамического триггера 11. По перед ему фронту второго синхроимпульса осуществл етс  запись сигнала логической единицы в динамические тригге ры 3 и 11 и подтверждение сигнала логической единицы в динамическом триггере 1. Спуст  врем  задержки распространени  сигнала на входах элемента И 4 установ тс  сигналы логической единицы. Таким образом, на выходе элемента И 4 (спуст  врем  задержки) формируетс  передний фронт выходного сигнала. С выхода элемента И 4 сигнал логической единицы поступает на выходную шину 8 и через элемент ИЛИ 5 на информацион ный ход динамического триггера 6. По переднему фронту третьего синхроимпульса осуществл етс  запись сигнала логической единицы в динамический триггер 6 и подтверждение сигнала логической единицы в остальных триггерах. На инверсном выходе динамического триггера 6 устанавливаетс  сигнал логического нул , который за3924 крывает элемент И 4. Таким образом, спуст  врем  задержки распространени  сигнала и задержки на элементе И 4 формируетс  задний фронт выходкого сигнала. Сигнал логической единицы с пр мого выхода динамического триггера 6 поступает на вход второго элемента И 7, на второй вход этого элемента поступает сигнал логической единицы с выхода динамического триггера 11. С выхода элемента И 7 сигнал логической единицы через элемент ИЛИ 5 поступает на информационньй вход динамического триггера 6, Состо ние схемь не измен етс  и будет подтверждатьс  каждым синхроимпульсом пока на шине 2 присутствует сигнал логической единицы. Сигнал логического нул  на шине 2 закроет элемент И 10 и очередной синхроимпульс запишет логический нуль в динамические триггеры 1 и 11 , В следуюш;ий тактовый интервал закрываетс  элемент И 7, и на информационном входе второго и третьего динамических триггеров 3 и 6 установитс  сигнал логического нул . Следующий синхроимпульс возвращает схему в исходное состо ние, Наличие динамического тактируемо- го триггера 11 и св занного с ним элемента И 10 приводит к увеличению помехозащищенности устройства дл  формировани  одиночного импульса. Импульсы помехи короче тактового периода не вызывают по влени  выходного одиночного импульса. Элемент И 10, св занный с динамическим триггером 11, осуществл ет защиту от короткой разнимой по длительности с временем задержки логического элемента) синхронной помехи, идущей с частотой синхроимпульса. Таким образом, использование данного устройства позвол ет повысить помехозащищенность и св занную с ней надежность устройства.5 AND 4, the output of which is connected to the output bus 8, and the control inputs for receiving information of the first, second and third triggers are connected to the clock bus 9, the I and the first input element of which is connected to the control signal bus 2, the second input is connected to the output the first clocked dynamic trigger 1, vspod is connected to the information input of an additional complementary clocked dynamic trigger 11, the output of which is connected to the third input of the first element 4 and the second input of the second element 7; rmatsii connected to the clock 9 ,, bus device operates as follows. In the initial state, a logical zero signal is set on the control signal bus 2 and on the direct outputs of all dynamic triggers, which is confirmed by each clock pulse. The signal of the logical unit is fed to bus 2, to the input of element AND 10, and is written to the dynamic trigger 1 by the leading edge of the first clock pulse. After the delay time of propagation of the signal at the information input of the dynamic trigger 3 and at the second input of the And 10 element, a logical unit signal is set, which through the delay time of the And 10 element and the communication line is set at the information input of the dynamic trigger 11. On the front of the second clock pulse, recording the signal of a logical unit into dynamic triggers 3 and 11 and confirmation of the signal of a logical unit in dynamic trigger 1. After the delay time of signal propagation at the inputs of an element nTA 4 the signals of the logical unit are established. Thus, the output of the output signal is formed at the output of the AND 4 element (after a delay time). From the output of the AND 4 element, the logical unit signal is fed to the output bus 8 and through the OR element 5 to the informational run of the dynamic trigger 6. The leading edge of the third clock pulse records the signal of the logical unit to the dynamic trigger 6 and confirms the signal of the logical unit in the remaining triggers. At the inverse output of the dynamic trigger 6, a logical zero signal is set, which closes 3924 element AND 4. Thus, after the propagation delay time and the delay at element 4, the trailing edge of the output signal is formed. The signal of the logical unit from the direct output of the dynamic trigger 6 is fed to the input of the second element And 7, the second input of this element receives the signal of the logical unit from the output of the dynamic trigger 11. From the output of the element And 7, the signal of the logical unit goes through the element OR 5 to the information input of the dynamic trigger 6, the state of the circuit does not change and will be confirmed by each clock pulse while on bus 2 a logic unit signal is present. The logical zero signal on bus 2 closes the element And 10 and the next sync pulse writes the logical zero to dynamic triggers 1 and 11, the next clock interval closes the element 7, and the information signal of the second and third dynamic triggers 3 and 6 sets the logical zero signal . The following sync pulse returns the circuit to the initial state. The presence of a dynamic clocked trigger 11 and the associated AND 10 element associated with it leads to an increase in the noise immunity of the device for generating a single pulse. Interference pulses shorter than the clock period do not cause the appearance of a single output pulse. Element AND 10, associated with dynamic trigger 11, protects against a short time-varying synchronization interference with the delay time of the logic element, which occurs at the frequency of the sync pulse. Thus, the use of this device allows to increase the noise immunity and the associated reliability of the device.

--

;d j:; d j:

м m

NN

Ю YU

«o“O

IIII

«a“A

Claims (1)

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ОДИНОЧНОГО ИМПУЛЬСА, содержащее первый тактируемый динамический триггер, информационный вход которого соединен с шиной управляющих сигналов, а выход подключен к информационному входу второго тактируемого динамического триггера, выход которого соединен с одним из входов первого элемента Й, выход которого через элемент ИЛИ подключен к информационному входу третьего тактируемого динамического триггера, прямой выход которого через второй элемент И соединен с вторым входом элемента ИЛИ, при этом инверсный выход третьего тактируемого динамического триггера соединен с вторым входом первого элемента И, выход которого соединен с выходной шиной, а управляющий вход приема информации первого, второго и третьего триггеров соединен с шиной синхроимпульсов, отличающееся тем, что, с целью повышения помехозащищенности и надежности устройства, в него дополнительно введены тактируемый динамический триггер и элемент И, входы которого соединены с шиной управляющих сигна лов и выходом первого тактируемого динамического триггера, а выход дополнительного элемента И подключен к информационному входу дополнительного тактируемого динамического триггера, выход которого соединен с третьим входом первого элемента И и вторым входом второго элемента И, а управляющий вход приема информации “ дополнительного тактируемого динамического триггера соединен с шиной синхроимпульсов.DEVICE FOR FORMING A SINGLE PULSE, containing the first clocked dynamic trigger, the information input of which is connected to the control signal bus, and the output is connected to the information input of the second clocked dynamic trigger, the output of which is connected to one of the inputs of the first element,, the output of which through the OR element is connected to the information input of the third clocked dynamic trigger, the direct output of which through the second AND element is connected to the second input of the OR element, while the inverse output One of the third clocked dynamic trigger is connected to the second input of the first AND element, the output of which is connected to the output bus, and the control input for receiving information of the first, second and third triggers is connected to the clock bus, characterized in that, in order to increase the noise immunity and reliability of the device, it additionally introduced a clocked dynamic trigger and an element And, the inputs of which are connected to the bus control signals and the output of the first clocked dynamic trigger, and the output of an additional element And is connected to the information input of the additional clocked dynamic trigger, the output of which is connected to the third input of the first element And the second input of the second element And, and the control input of the information reception of the “additional clocked dynamic trigger is connected to the clock bus. Фиг.1Figure 1
SU833662811A 1983-11-18 1983-11-18 Device for generating single pulse SU1153392A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833662811A SU1153392A1 (en) 1983-11-18 1983-11-18 Device for generating single pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833662811A SU1153392A1 (en) 1983-11-18 1983-11-18 Device for generating single pulse

Publications (1)

Publication Number Publication Date
SU1153392A1 true SU1153392A1 (en) 1985-04-30

Family

ID=21089223

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833662811A SU1153392A1 (en) 1983-11-18 1983-11-18 Device for generating single pulse

Country Status (1)

Country Link
SU (1) SU1153392A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 853790, кл. Н 03 К 5/13, 1981. 2, Авторское свидетельство СССР № 900426,.кл. Н 03 К 5/153, 1980. *

Similar Documents

Publication Publication Date Title
GB1493555A (en) Decoding circuit for binary data
EP0769783B1 (en) Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale
JPS61184942A (en) Transmission device for clock signal accompanying synchronous signal
EP1163569A4 (en) Method and circuit for receiving dual edge clocked data
SU1153392A1 (en) Device for generating single pulse
SU690620A1 (en) Pulse signal synchronizing device
JPH01268220A (en) Pulse generation circuit
SU624357A1 (en) Synchronized pulse shaper
SU966911A1 (en) Device for shaping pulse equivalence function
SU1128376A1 (en) Device for synchronizing pulses
SU1335996A1 (en) Follow-up frequency multiplier
SU900458A1 (en) Register
SU764109A1 (en) Pulse former
GB1131150A (en) Communication system
SU1012196A1 (en) Digital tracking system
SU801055A1 (en) Magnetic signalogram reproducing aparatus
SU746887A1 (en) Shaper of single pulses synchronized by clock frequency
SU1205280A1 (en) Device for synchronizing pulses
JP2590935B2 (en) Digital transmission data recovery circuit
SU1483617A1 (en) Device for synchronization and pulse train shaping
SU1270881A2 (en) Pulse burst generator
SU1172047A1 (en) Device for transmission and reception of digital signals
SU402143A1 (en) DEVICE FOR SYNCHRONIZATION OF PULSES
SU1282198A2 (en) Device for reproducing digital information from magnetic medium
SU886283A1 (en) Bipulse-to-binary signal converter