SU1153374A1 - Устройство дл контрол высоковольтного тиристорного вентил - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫСОКОВОЛЬТНОГО ТИРИСТОРНОГО ВЕНТИЛЯ , содержащее датчики напр жени  по числу тиристоров в вентиле, подключенные входами к соответствукщим тиристорам, а выходами - через световоды к соответствующим детекторам, селектор,-ВХОДЫ которого соединены с выходами соответствующих детекторов, блок контрол  управлени , включающий в себ  первый элемент сложени  по модулю два, второй элемент сложени  по модулю два с управл ющим входом , оперативньш счетчик и дешифратор сдвига, блок распределени  сигналов , выход сигналов, определ ющих интервалы прохождени  информации от группы тиристоров, которого подключен к входу управлени  селектора, выходы сигналов управлени  дещифратрра сдвига, управлени  вторым элементом сложени  по модулю два, управлени  оперативного счетчика подключены к соответствующим входам блока контрол  управлени , блок эле-. ментов ШШ, одним входом св занный с выходом селектора, а вторым - с выходом дешифратора сдвига,  вл ющимс  информационным выходом блока контрол  управлени , информационный вход которого,  вл ющийс  первым входом первого элемента сложени  по модулю два, подключен к выходу кодирующего сумматора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управл ющий вход которого подключен к выходу сигналов разрешени  записи информации блока распределени  сигналов, информационный вход - к выходу кодирующего сумматора , а выход - к входу блока сравнени  и обнулени  и к информацион (Л ному входу блока пам ти, управл ющий вход которого подключен к выходу сигналов разрешени  перезаписи информации блока распределени  сигналов , адресный вход - к вьосоду оперативного счетчика,  вл ющемус  соответствующим выходом блока контрол  управлени , к адресному входу блока распределени  сигналов, а выход св ел зан с блоком выдачи результата и с 00 блоком индикации, выходами подключенсо ными к блоку контрол  записи, вход запрета блока выдачи результата под4;а ключен к выходу сигналов запрета блока распределени  сигналов, блок тактовых импульсов, содержащий п каскадов делени  частоты импульсов, выходы которых  вл ютс  выходами , блока и подключены к входам тактовы:4 импульсов блока распределени  сигналов , и блок сравнени , отличающеес  тем, что, с целью повышени  надежности, оно снабжено блоком счетчиков, имеющим два управ

Description

л ющих и один информационньш входы, дополнительным кодирующим -сумматором дополнительным счетчиком, дополнителнъы элементом И-ИЖ, коммутатором, блоком элементов И-ИЛИ-НЕ, имеющим три управл ющих и один информационный входы и информационный выход, а также блоком выбора по большинству, причем информационный вход блока счетчиков подключен к выходу селектора , два управл ющих входа - к выходам сигналов проверки каналов обработки информации блока распределени  сигналов, а инфо)мационные выходы - к первому входу блока элементов ИЛИ и к входу дополнительного кодирукщего сумматора, выход которого через дополнительный счетчик соединен с информационным входом блока сравнени , управл ющие входы дополнительного счетчика и блока сравнени  соединены соответственно с выходами сигналов разрешени  записи и сравнени  информации блока распределени  сигналов, вход возврата в исходное состо ние которого подключен к выходу блока сравнени , блок выбора по большинству через когв утатор подключен к выходу блока пам ти, управл ющий вход блока выбора по большинству подключен к выходу сигналов разрешени  голосовани  блока распределени  сигналов, позиционный выход - к второму входу первого элемента сложени  по модулю два,  вл ющемус  позиционным входом блока контрол  управлени , а выход - к информационному входу блока элементов И-ИЛИ-НЕ, первый вход которого соединен с адресным входом коммутатора и с выходом сигналов адресов считывани , блока распределени  сигналов , второй управл ющий вход --с выходом сигналов на разрешение вьщачи информации блока распределени  сигна лов, третий управл ющий вход - с выходом первого элемента сложени  по модулю два,  вл кщимс  соответствующим выходом блока контрол  управлени а информационный выход соединен с входами блока вьщачи результата и блока индикации, управл ющие входы которых подключены к выходу сигналив разрешени  записи выходной информаци блока распределени  сигналов, а их дополнительные выходы через дополнительный элемент И-ИЛИ соединены с входом контрол  выходной информации блока распределени  сигналов, выходы блока контрол  записи и блока срайнени  и обнулени  подключены соответственно к входам сигналов обнулени  и повторени  записи выходной инфор-мации блока распределени  сигналов.

Изобретение относитс  к высоковольтной преобразовательной технике, а именно к системе контрол  узлов высоковольтного тиристорного вентил  (ВТВ).

Известно устройство, содержащее р д последовательно соединенных тиристоров , каждый из которых имеет  чейку управлени , управл емую общей схемой регулировани  вентил . В каждой  чейке имеетс  датчик пороговых импульсов.. Импульсы поступают на детекторы и регистрируютс  селектором, который по каналу передает их на вычислительное устройство. Между детекторами и селектором могут быть установлены запоминающие элементы дл  накоплени  импульсов иЗ.

Однако отсутствие контрол  в приемной системе ВТВ снижает надежность устройства и достоверность принимаемой информации.

Известно также устройство, содер .жащее управл ющий канал, обратньй канал и мультиплексор, посредством которых осуществл етс  передача и прием данных, фотоусилители, подключенные к элементам пам ти дл  последующей последовательной обработки данных и накоплени  С2.

Недостатком данного устройства  вл етс  собственно синхронна  обработка данных, влекуща  за собой перегрузку управл ющего канала ВТБ, усложнение логической части на потенциале каждой  чейки и, соответственно , в системе управлени  ВТВ. При этом отсутствие контрол  в устройстве снижает его надежность. I Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  высоковольтного тиристорного вентил , содержащее датчики напр жени  по числу тиристоров в вентиле, входами предназначенные дл  подключени  к соответствующим тиристорам, а выходами через световоды подключенные к соответ ствующим детекторам, селектор, входы которого соединены с выходами соответствующих детекторов, блок контрол  управлени , включающий в себ  первый элемент сложени  по модулю два, второй элемент сложени  по моду лю два, оперативный счетчик и дешифратор сдвига, блок распределени  сиг налов, выход сигналов, определ ющих интервалы прохождени  информации от группы тиристоров, которого подключен к входу управлени  селектора, выходы сигналов управлени  дешифратора сдвига, управлени  вторым элементом сложени  по модулю два, управлени  оперативного счетчика подключены к соответствующим входам блока контрол  управлени , блок элементов ИЛИ, одним входом св занный с выходом селектора, а вторым - с выхо дом дешифратора сдвига,  вл ющимс  информационным выходом блока контрол управлени , информационный вход Которого ,  вл ющийс  первым входом пер вого элемента сложени  по модулю два подключен к выходу кодирующего сумматора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управл кшцсй вход которого подключен к выходу сигналов разрешени  записи информации блока распределени  сигналов , информационный вход - к выходу кодирующего сумматора, а выход - к входу блока сравнени  и обнулени  и к информационному входу блока пам ти, управл ющий вход которого подключен к выходу сигналов раз решени  перезаписи информации блока распределени  сигналов, адресный вход - к выходу оперативного счетчика ,  вл ющемус  соответствующим выходом блока контрол  управлени , и к адресному входу блока распределени  сигналов, а выход св зан с блоком вьихачн результата и с блоком индикации , вьосодами подключенными к блоку контрол  записи, вход запрета блока выдачи результата подключен к выходу с;игналов запрета блока распределени  сигналов, блок тактовых импульсов , содержапцад п каскадов делени  частоты импульсов, выходы которых  вл ютс  выходами блока и подключены к входам тактовых импульсов блока распределени  сигналов, и блок сравнени  L3 J. Однако при работе вентил  в статическом компенсаторе реактивной мощности возможна вьщача ложной информации об отказе тиристорных  чеек. Уменьшить веро тность вьвдачи ложной информации об отказе тиристоров мож;но путем ограничени  угла регулировани . Этот общеприн тый способ не обеспечивает правильную работу известных устройств, например, из-за ошибок фазировани  или параметрических отказов элементов фазосдвигающих цепей. Целью изобретени   вл етс  повьщ1ение надежности. Поставленна  цель достигаетс  тем, что устройство дл  контрол  высоковольтного тиристорного вентил , содержащее датчики напр жени  по числу тиристоров в вентиле, подключенные входами к соответствующим тиристорам, а выходами - через световоды к соответствующим детекторам, селектор, входы которого соединены с выходами соответствующих детекторов, блок контрол  управлени , включающий в себ  первый элемент сложени  по модулю два, второй элемент сложени  по модулю два с управл кидим входом, оперативный счетчик и дешифратор сдвига, блок распределени  сигналов, выход сигналов, определ ющих интервалы прохождени  информации от группы тиристоров , которого подключен к входу управлени  селектора, выходы сигналов управлени  дешифратора сдвига, управлени  вторым элементом сложени  по модулю два, управлени  оперативного счетчика подключены к соответствующим входам блока контрол  управлени , блок элементов ИЛИ, одним входом св занный с выходом селектора , а вторым - с выходом дешифратора сдвига,  вл ющимс  информационнымч выходом блока контрол  управ лени , информационный вход которого,  вл кщийс  первым входом первого элемента сложени  по модулю два, подключен к выходу кодирующего сум матора, входом соединенного с выходом блока элементов ШШ, счетчик, управл ющий вход которого, подключен к выходу сигналов разрешени  запис информации блока распределени  сигналов , информационный вход - к выходу кодирующего сумматора, а выход к входу блока сравнени  и обнулени  и к информационному входу блока пам ти , управл ющий вход которого подключен к выходу сигналов разрешени  перезаписи информации блока распределени  сигналов, адресный вход - к выходу оперативного счетчи ка,  вл ющемус  соответствукщим выходом блока контрол  управлени , и к адресному входу блока распределени  сигналов, а выход св зан с бл ком выдачи результата и с,блоком индикации, выходами подключенными к блоку контрол  записи, вход запре та блока вьщачи результата подключе к выходу сигналов запрета блока рас пределени  сигналов, блок тактовых импульсов, содержавши п каскадов делени  Ч:астоты импульсов, выходы которых  вл ютс  выходами блока и подключены к входам тактовых импуль сов блока распределени  сигналов, и блок сравнени , снабжено блоком счетчиковi имеющим два управл ющих и один информационный входы, дополнительным кодирук цим сумматором, дополнительным счетчиком, дополнительным элементом И-ИЛИ, коммутатором , блоком элементов И-ИЛИ-НЕ, име ющим три управл ющих и один информа ционньй входы и информационный выход , а также блоком выбора по большинству , причем информационный вход блока счетчиков подключен к выходу селектора, два yпipaвл юlциx входа к выходам сигналов проверки каналов обработки информа101И блока распределени  сигналов, а информационные выходы - к первому входу блока элементов ИЛИ и к входу дополнительного кодирующего сумматора, выход которого через дополнительный счетчик- соединен с информационным входом блока сравнени , управл ющие входы дополнительного счетчика и сравнени  соединены соответственно с выходами сигналов разреше нй  записи и сравнени  информации блока распределени  сигналов, вход возврата в исходное состо ние котор го подключен к выходу блока сравне3746 ни , блок выбора по большинству через коммутатор подключен к выходу блока пам ти, управл ющий вход блока выбора по большинству подключен к выходу сигналов разрешени  голосовани  блока распределени  сигналов , позиционный выход - к второму входу первого элемента сложени  по модулю два,  вл ющемус  позиционным входом блока контрол  управлени , а , выход - к информационному входу блока элементов И-ИЛИ-НЕ, первый вход которого соединен с адресным входом коммутатора и с выходом сигналов адресов считывани , блока распределени  сигналов , второй управл ющий вход - с выходом сигналов на разрешение вьщачи информации блока; распределени  сигналов, третий управл ющий вход - с выходом первого элемента сложени  по модулю два,  вл ющимс  соответствующим выходом блока контрол  управлени , а информационный выход соединен с входами блока вцдачи результата и блока индикации , управл ющие входы которых подключены к выходу сигналов разрешени  записи выходной информации блока распределени  сигналов, а их дополнительные выходы через дополни тельный элемент И-ШШ соединены с входом контрол  выходной информации блока распределени  сигналов, выходы блока контрол  записи и блока сравнени  и обнулени  подключены соответ .ственно к входам сигналов обнулени  и повторени  записи выходной информации блока распределени  сигналов. В предлагаемом устройстве косвенно оцениваетс  длительность приложени  напр жени  к вентилю, формируетс  дополнительный сигнал блокировки команд защиты и сигнализации при уменьшении длительности указанного напр жени  сверх определенной величины, например 100 мкм. Поскольку эта величина соизмерима с длительностью фронта приложенного напр жени , пробои тиристоров здесь маловеро тны. Если длительность приложенного напр жени  превьипает 100 мкс, все тиристоры вентил  контролируютс . Датчики напр жени  вырабатывают последовательности импульсов. Каждому датчику соответствуют два счетчика импульсов, установленные на потенциале земли. Один счетчик считает до двух, другой до четырех. Если оба счетчика дoc гитaли до двух и четырех , то это означает, что напр жение на тиристорной  чейке имеет достаточную амплитуду и длительность- тиристоры не пробиты. Если оба счетчика не досчитали до двух и до четырех , то это означает, что напр жение на тиристорной  чейке отсутствует (либо сн то напр жение с вентил , либо тиристоры пробиты ) или отказал информационный канал. При сн том напр жеции ложна  работа устройства предотвращаетс  известными способами Если один счетчик досчитал до двух, а другой не досчитал до четырех, то это означает, что датчики не вырабатывают последовательности импульсов напр жение на вентиле имеет малые дл тельности и амплитуду (амплитуда мал ввиду малой величины скорости нарастани  напр жени , определ емой пара метрами демпфирующих цепей вентил ) При такой работе одного, двух или более информационных каналов должен быть вьщан запрет на срабатывание цепей защиты и сигнализации тем самым предотвращаетс  ложна  работа системы контрол  тиристорнык  чеек вентил  при уменьшении угла управлени  вентилей. На фиг. представлена функциональна  схема устройства дл  контро л  ВТВ; на фиг. 2 и 3 - селектор и блок счетчиков соответственно; на фиг. 4 - блок распределени  сигналов; на фиг. - соответственно блок выбора по больш1шству, блок элементов И-ИЛИ-НЕ и блок выдачи результата; на фиг. 3 - схема сложени  по модулю два с управлением. Устройство контрол  высоковольтного тиристорного вентил  имеет датчики 1 напр жени  по числу тиристоров 2, подключенные входами к соответствующим тиристорам 2. В качестве датчиков используетс  простейший релаксатор со свето диодом в цепи нагрузки. Выходы датчиков I подключены через световоды 3 к соответствующим детекторам А, лреобразукицие световые сигналы в электрические и выходы которых подключены к соответствующим входам се лектора 5. Управл ющие входы 6 подсоединены к выходу 7 сигналов, определ ющих интервалы прохождени  информации от группы тиристоров бло ка 8 распределени  сигналов. Селектор 5 может содержать дополнительные входы дл  контрол  иных последовательностей импульсов, кроме последовательностей импульсов от датчиков контрол  тиристоров. Выход селектора 5 подключен к информационному входу 9 блока 10 счетчиков, первый II и второй 12 управл ющие входы которого подключены соответственно к выходам 13 и 14 сигналов проверки каналов обработки информации блока 8 распределени  сигналов. Первый информационный вьиод 15 блока 10 счетчиков,  вл ющийс  также первым информационньм выходом устройства.подключен к первому входу блока 16 элементов ИЛИ. Второй информационный выход 17 блока 10 счетчиков подключен к дополнительному кодирующему сумматору 18. Кодирук ций сумматор 18 содержит группы одноразр дных двоичных сумматоров , причем одноразр дные двоичные сумматоры каждой группы образуют пирамиду одноразр дных двоичных сумматоров, входы одноразр дных двоичных сумматоров первой группы соединены с шинами первого входа и шиной низшего разр да второго входа кодирующего сумматора. Входь одноразр дных сумматоров каждой последующей группы соединены с выходами переноса одноразр дных двоичных сумматоров предьщущей группы и шиной соответствующего разр да второго входа кодирующего сумматора, выходы каждой группы одноразр дных двоичных сумматоров соединены с соответствующими -шинами выхода кодирующего сумматора. Блок 16 элементов ИЛИ вторым входом 19 подключен к ииформациониому выходу 20 блока 21 контрол  упра влени , а выходом подключен через кодирующий сумматор 22 к информационному входу 23 блока 2 контрол  управлеии  и к информационному входу 24 счетчика 25. В данном устройстве кодирукхциЙ сумматор 22 выполнен так же, как и сумматор 18. Блок 21 контрол  управлени  выполнен на базе микросхем серии К155. Управл киций вход 26 счетчика 25 , присоединен к выходу 27 сигналов разрешени  записи информации блока 8 распределени  сигналов, выход счетчика 25 подключен к входу 28 блока 29 сравнени  и обнулени  и к информаци онному входу 30 блока 31 пам ти. Счетчик 25 содержит преобразователь двоичного кода в двоично-дес тичный и счетчик, либо просто счетчик , если информаци  записываетс  в двоичном коде. Выходы разр дов счетчика , соединенные с вторым входом кодирующего сумматора (на фиг, 1 св зи не показш ы),  вл ютс  выходом счетчика. В качестве блока 3I пам ти использована микросхема К155РУ2. Управл нщий вход 32 блока 31 пам ти присоединен к вь1ходу 33 сигналов разрешени  перезаписи информации блока 8 распределени  сигналов, адре ньй вход 34 подключен к соответствующему выходу 35 блока 21 контрол  управлени  и к адресному входу 36 блока 8 распределени  сигналов, а выход 37 блока 31 пам ти подключен к входу коммутатора 38, в качестве которого использована микросхема К155КП7, адресный вход 39 которого подключен к первому 40 управл ющему входу блока 4I элементов И-ИЛИ-НЕ и к выходу 42 сигналов адресов считывани  блока 8 распределени  сигналов , а выход коммутатора 38 присоед нен к блоку 43 выбора по большинству . Блок 43 выбора по большинству уп равл ющим входом 44 подключен к вых ду 45 сигналов разрешени  голосовани  блока 8 распределени  сигналов, позиционный выход 46 подключен к входу 47 блока 21 контрол  управлени . Выход блока 43 выбора по большинству присоединен к информационно му входу 48 блока 41 элементов И-ИЛИ-НЕ, второй управл юп й вход 49 которого подключен к выходу 50 сигналов на разрешение вьщачи инфор мации блока 8 распределени  сигналов, Третий управл ющий вход 51 блока 41 элементов И-ИЛИ-НЕ подключен ко вто рому 52 выходу блока 2I контрол  управлени , выход 53 блока 41 элеме тов И-ИЛИ-НЕ, подключен к входам 54 и 55 соответственно блока 56 вьщачи результата и блока 57 индикации, управл ющие входы 58 и 59 которых присоединены к выходу 60 сигналов разрешени  записи выходной информации блока 8 распределени  сигналов, I . В данном устройстве блок 57 индикации выполнен так же, как -и блок 56 выдачи результата (см, фиг, 7/, за исключением того, что на выходе блока установлен индикатор вместо реле. Вход 61 запрета блока 56 выдачи результата присоединен к выходу 62 сигналов запрета блока 8 распределени  сигналов. Выходы блока 56 выдачи результата и блока 57 индикации подсоединены к входам блока 63 контрол  записи, выход которого присоединен к входу 64 сигналов обнулени  блока 8 распределени  сигналов, Информационный выход блока 56 выдачи результата  вл етс  вторым информационным выходом устройства. Блок 63 контрол  записи представл ет собой (см, фиг, 8 ) элементную схему Сложени  по модулю два, четыре выхода которой объединены с помощью элемента ИЛИ, Соответствующие дополнительные выходы 65 и 66 блоков 56 и 57 выдачи результата и индикации подключены к элементу 67 И-ИЛИ, выход 68 которого подключен к входу 69 контрол  выходной информации блока 8, Блок 8 распределени  сигналов своими входами 70, 71 и 72 тактовых импульсов подключен к соответствующим выходам блока 73 тактовьк импульсов (выход 73 которого  вл етс  выходом устройства с адреса-, ми контролируемых цепей, а выход 732  вл етс  вторым управЛ кщим выходом устройства), а входами 74 повторной записи выходной информации и 75 возврата в исходное состо ние присоединен соответственно к выходу 76 блока 29 сравнени  и обнулени  и к выходу 77 блока 78 сравнени , который информационным входом 79 подключен через дополнительный .счетчик 80 к выходу дополнительного кодирующего сумматора 18, В данном устройстве блок 73 тактовых импульсов вьшолнен в виде формировател  тактовых импульсов четырех опорных частот. Выходы 81 - сигналов разрещени  записи и 82 - сравнени  информации блока 8 распределени  сигналов присоединены соответственно к управл ющим входам 83 и 84 дополнительного счетчика 80 и блока 78 сравнени . Выходы 85, 86 и 87 сигналов управлени  дешифратора сдвига, управлени  вторым элементом сложени  по модулю два и управлени  оперативного счетчика блока 8 распределени  си1 налов подключены соответственно к входам 88, 89 н 90 блока 21 контрол  управлени . Выход 85 сигналов управлени  дешифратора сдвига блока 8  вл етс  первым выходом управлени  устройства Целесообразно, чтобы в устройстве датчик 1 последовательности импульсо содержал через резистор включенный вьтр митель с накопительным конденсатором , которьш через электронный ключ св зан с малоикерционным светоизлучающим прибором. Запасенна  энерги , при превышении напр жени  на конденсаторе определенной величины ,  вл етс  источником генерации световых импульсов, а частота следовани  импульсов используетс  в опред ленных пределах в качестве меры вели чины запирающего напр жени . Полезно, чтобы селектор 5 имел мультиплексоры 91, каждьй из которых содержал бы коммутатор 92 каналов 8x1 например ИС К155КП7, число кот рых определ етс  количеством контролируемых тиристоров. Входы 93 даннък коммутатора 92 подключены через разв зывающие резисторы 94 к соответ ствунщим информационным входам селек тора, подключенным к соответствующим выходам детекторов 4 и к соотвующим выходам 95 трехстабильных элементов 96, например ИС 155ЛН6, содер жащих элемент управлени  с входом 97 присоединенным к одному из разр дов управл ющего входа 6 селектора 5. Другие, входы 98 подключены к другому разр ду управл ющего входа 6 селектора 5. Адресные входы 99 коммутатора 92 подключены к разр дам адресного управл ющего входа 6 селектора 5, авыход 100 коммутатора 92  вл етс  информационным выходом селектора 5. В частном случае блок 10 счетчико имеет группу счетчиков 101, каждый из которых .содержит элемент 102.коммутации , например, ИС К155ЛРТ-2И-ИПИ НЕ, первый .вход 103 которого  вл етс  входом 9 соответствующего разр да блока 10 счетчика. Второй вход 104 элемента 102 коммутации  вл етс  пер вым разр дом второго управл н цего входа 12 блока 10. Входы третий 105 и четвертый 106  вл ютс  соответственно вторым и третьим разр дом второго управл ющего входа 12 блока 10. Выход 107 элемента 102 коммутации подключен к первым входам 108 и 109 элементов ПО и 1М И-НЕ блокировки, выходами 112 и 113 подключенных соответственно через синхронный и асинхронный счетчики 114 и 115 и пороговые элементы И 116 и 117 к входам 118 и 119 элементов 110 и 111 И-НЕ блокировки и к первому 120, второму 121 входам элемента 122 сравнени  по модулю два. Второй вход 121 элемента сравнени  по модулю два  вл етс  одним из разр дов первого информационного выхода 15. Третий вход 123 элемента 122 сравнени  по моду- лю два служит четвертым разрвдом вто-. рого управл ющего входа 12 блока 10, а выход 124  вл етс  одним изразр дов второго информационного выхода 17 блока 10. Входы 125 и 126 обнулени  счетчиков 114 и 115 служат первым управл юн1им входом 1 1 блока 10. Уставка порогового элемента И 116 много больше, чем уставка второго порогового элемента И 117, что обеспечивает условное разделение информации на синхронную и асинхронную. Целесообразно, чтобы блок 8 распределени  сигналов содержал распределитель 127, соответствующими входами подключенный к выходам программного счетчпка 128, первым выходом 129 подключенный к установочному входу 130 первого счетчика 131. Второй 132 выход распределител  127 подключен к первым 133, 134 входам первых элементов 2И-ИЛИ-НЕ 135 и И 136 и служит выходом 62 сигналов запрета блока 8. Выход 137 распределител  127 присоединен к входу 138 первого ключа 139, а выход 140 подключен к соответствующему разр ду выхода 7 блока 8. Выход 141 распределител  127 присоединен к входам 142 и 143 соответственно элементов И 144 и 145, Выход 146 распределител  127 под ключен к входу 147 элемента И 144, а выход 148 присоединен к входу 149 триггера 150 и к входу 15 элемента И 152. Выход 153 подключен к входу 154 элемента И 155, второй вход которого подключен к входу 70 блока 8 и к входу 157 первого коммутатора элемента 2И-ЙЛИ-НЕ 135. Выход 158 элемента И 155 подключен к первому 159 входу элемента ИЛИ 1бО, второй 161вход которого подключен к выходу 162элемента И 163. Третий вход 164 элемента ИЛИ 160 присоединен к установочному входу 165 второго счетчнка 166. Выход элемента ШШ 160 подключен к счетному входу 167 программного счетчика 128, установочный вход 168. которого подключен к выходу второго 1.69 элемента ИЛИ. Счетный вход 170 счетчика 166 присоединен к выходу 171 первого ключа 139, к одному из разр дов выхода 45 и выходу 60 блока В, а выход 172 счетчика 166 подключен к выходу 42 блока 8 и входу распределител  173, выход 174 которого подключен к входу 175 ключа 139, к входу 176 элемента И 163, к входу 177 элемента 178 запрета, второй 179 и третий 180 входы которого присоединены соответственно к выходу 181 ключа 182 к входу 183 элемента И-ИЛИ 184, к входу 183 элемента 186 совпадени  и к выходу 143 распределител  187, к входу 188 ключа 139, к входу 144 элемента И 189. Выход 190 элемента запрета 178 служит .одним из разр дов выхода 45 блока 8. Вход 191 ключа 139 служит входом 64 блока 8, а вход 192 присоединеи к выходу распределител  193. Вход 194 ключа 139 под ключен к соответст вующим трем адресным выходам 195 распределител  196, вход которого подключен к выходу 197 первого счетчика 131 и к адресным разр дам выхода 7 блока 8. Адресные выходы 195 распределител  196, соответствующие рабочим адресам селектор 5, подключены к входам 198 элемента 184, выход которого присоедине к одному из разр дов выхода 27 и выходу 81 сигналов разрешени  записи блока 8. Младший адресный выход 199 распределител  196 подключен к входу 200 триггера 150, к другому разр ду выхода 27 и выходу 82 сравнени  информации блока 8. Выход 195 последне го рабочего адреса распределител  196 присоединен к входу 201 элемента совпадени  186, выход 202 которого служит выходом 33 сигнала разрешени  перезаписи информации блока 8. Адресный выход 203 распределител  196 подключен к входу 204 элемента И 163. Адресный выход 205 распредели . тел  196 присоединен к входу 206 элемента И 189, к входу 207 элемента И 152 и входу 208 элемента И 136. . Выход 209 последнего подключен к одному из разр дов выхода 87 блока 8, другие адресные разр ды которого подключены к выходу 210 счетчика 211 и к входу распределител  193, Счетный вход 212 счетчика 211 подключен к выходу 213 элемента И 152, а его 11 414 установочный вход 214 присоединен к выходу коммутатора элемента И-11ПИНЕ 215. Вход 216 элемента И-ИЛИ-НЕ 215 служит входом 74 повторной записи выходной информации блока 8. Второй вход 217 упом нутого элемента 215 служит входом 75 возврата в исходное состо ние блока 8, а третий и ;четвертый 218 и 219 входы подключены к выходу 50 сигналов на разрешение вьщачи информации блока 8 и к первому входу 220 элемента И 221. Входы 222 к.223 ключа также подключены к первому выходу триггера 150 и к выходу 50 блока 8. Входы 224 и 225 ключа 182 присоединены соответственно к входам 70 и 71 блока 8 и входам 157 и 226 коммутатора 135 элемента 2И-ИЛИ-НЕ. Вход 227 элемента 2И-ИЛИ-НЕ 135 св зан с выходом 50 блока 8, входы 228 и 229 подключены к входу 116 распределител  196 и выходу 85 блока 8. Выход 230 элемента 2И-ИЛИ-НЕ 135 подключен к счетному входу счетчика 131 и к выходу 13 блока 8. Выход 50 блока св зан также с входом 231 элемента И 232, второй вход 233 которого служит входом 72 блока 8, а выход 234 первым разр дом выхода 14 блока 8. Входы 235 и 236 элементов И 145 и 221 соответственно подключены к одному из разр дов адресного выхода 195 распределител  196, а их выходы 237 и 238 служат соответственно четвертым и третьим разр дами выхода 14 блока 8. Вход 239 распределител  187 служит адресным входом 36 блока 8, а его вькод 240 подключен к выходу 86 блока 8. Входы 241 и 242 элемента И I44 подключены соответственно к входам 69 и 74 блока 8, а его выход 243 - к входу 244 элемента ИЛИ 169, второй вход 245 которого - подключен к выходу 246 триггера 150. В приведенном варианте блок 21 контрол  содержит дешифратор 247 сдвига (.микросхема К155РЕЗ,  вл кица с  программируемой ПЗУ; программа дешиф- ратора сдвига на ГЕЗ приведена в таблице, разрешающий вход 248 которого служит вторым входом 88 блока 2J, а выход 249 служит информационным выходом 20 блока 21. Адресньй вход дешифратора сдвига 247 подключен к первому входу 250 элемента 251 сравнени  по модулю два, к адресному вхоЬу 252 оперативного счетчика 253 и к адресным разр дам входа 90 блока 21. Управл ющий вход 254 элемента 251 сравнени  по модулю два служит входом 89 блока 21, второй адресный вход 255 которого подключен к выходу 256 оперативного счетчика 253 и к. соответствующим выходам 35 блока 21, а выходом присоединен к установочному входу 257 оперативного счетчика 253, счетный вход 258 которого  вл етс  вторым разр дом входа. 90 блока 21. Информационный вход 259 элемента 260 сравнени  по модулю два (микросхемы К155ЛРЗ и К155ЛП5 без использовани  управл ющего входа ) служит информационным входом 23 блока 21, второй вход 261 которого служит входом 47 блока 21, а его выход 262 под ключен к выходу 52 блока 21, Коммутатор 38 содержит, например, коммутатор каналов 8х1.ИС К155КП7, ад ресные входы которого служат адресны входом 39 коммутатора, информационный вход подключеный к выходу 37 бло ка 31 пам ти и выход присоединенньш к информационному входу блока 43 выбора по большинству. Блок 43 выбора по большинству содержит счетчик 263, установочный вход 264 которого слзгжит одним из разр дов входа 44 блока 43, управл ю щим входом 265 подключенного к выходу 266 элемента И 267 соответствующи входы которого служат соответственно другому управл ющему разр ду входа 44 и информационным входам-блока 43, а соответствующие выходы подключены к соответствующим входам элемента 268 сравнени , выполненном на элемен те ЗИ-ИЛИ-НЕ (на фиг. 5 показан пример выполнени  голосовани  5 из 8 ), и к позиционному выходу 46 блока 43 Выход 269 элемента 268 сравнени   вл етс  информационным выходом блока 43.. Полезно, чтобы блок 41 элементов И-ИЛИ-НЕ содержал коммутатор 270, выполненный, например, на элементе 2И-ИПИ-НЕ, первьп 271 вход которого служит информационным входом 48 блока 41, второй и третий 272 и 273 входы служат вторым управл кщим входом 49 блока, а четвертый вход 274  вл етс  третьим 51 входом блока 41, выходом подключенньп через элемент НЕ 275 к первым 276 входам элемента И 277, вторые входы 278 ко торого подключены к соответствующим разр дам адресного первого 40 управ 15 л ющего входа блока 41. Выходы 279 элементов И служат выходом 53 блока 41. Блок 41 элементов И-ИЛИ-НЕ и коммутатор 38 обеспечивают и ортогональ ное преобразование информации на выходе блока 31 пам ти, а блок 43 выбора по большинству выполн ет голосование по элементам кода. Блок 56 вьщачи результатов содержит первый регистр 280, установочный вход 281 и информационный вход 282 которого служат соответственно одним из разр дов управл кмцего входа 58 и информационным входом 54 блока 56, а пр мой выход 283 подключен через первый 284 элемент И к одному разр ду дополнительного выхода 65 и к информационному входу 285 второго регистра 286, инверсным выходом 287 подключенного через элемент И 288 к другому разр ду дополнительного выхода 65. Управл ющий вход 289 регистра 286 служит другим разр дным управл ющим входом 58 блока 56, выход 290 присоединен через пороговый элемент 291 к первому входу 292 элемента 293 И и к выходу 63 блока 56. Вход 294 элемента 293 И служит входом 61 запрета блока 56, выход 295 подключен к исполнительному элементу 296 (реле). Выход 295  вл етс  также выходом цепи контрол  устройства. Блок 57 индикации выполнен аналогично блоку 56 вьздачи результата, за исключением того, что нагрузкой второго регистра 286  вл етс  дешифратор К 514ИД1 с цифровым индикатором АЛС-324Б.; . . . Работу устройства рассмотрим по следующим этапам. Работа устройства по приему и обработке основного потока информации . Световые импульсы, следующие с . заданной частотой заполнени  от дат- . чиков 1 контрол  тиристоров 2 по световодам 3, поступают к детекторам 4, преобразующим световые сигналы в электрические . Отсутствие сигнала на выходе детектора 4 свидетельствует о пробое соответствующего тиристора или отказе датчика, световода или детектора . Сигналы от детекторов 4 поступают через- селектор 5 на информационный вход 9 блока 10 счетчиков. В блоке счетчиков фиксируетс  количество поступивших сигналов. От блока 10 счетчиков через блок 16 элементов ИЛИ информаци  поступает на вход кодирующего сумматора 22. Коди рующий сумматор 22 предназначен дл  преобразовани  информации непозицион ного кода в позиционный (двоичный ) код. Информаци  в пам ти, блока 10 счетчиков посто нно обновл етс , бла годар  сигналам, поступакш1им с выход 13 блока 8 распределени  сигналов на управл ющий вход 11 блока 10 счетчи ков. Синхронность смены информации обеспечивают адресные сигналы, пост пающие с выхода 7 блока 8 распредел тел  сигналов на управл ющие входы селектора 5. Условно названна  асинхронна  информаци  в виде более двух импульсов заданной последовательности записыва етс  в счетчике 25. Счетные импульсы поступающие, с выхода 27 блока 8 распределени  сигналов на управл ющий вход 26 счетчика 25, обеспечивают запоминание многократных показаний кодирующего сумматора 22 ( за врем  одного цикла опроса всех тиристоров Дл  обеспечени  заданной достоверности прин той информации в блок 10 счетчиков введены кроме условно названных асинхронных счетчиков 115 условно названные Синхронные счетчики 114 с разными уставками пороговых элементов И 117 и 116, подключенные к входам 120 и 121 элементов 122 сравнени  по модулю два, которые обе спечивают верную информацию в случае , когда тиристорна   чейка действительно вышла из стро . Синхронные счетчики 114 с пороговым элементом 116 обеспечивают выработку условно названнойсинхронной информации, говор щей 6 тЬм, что тиристорна   чейка выработала заданную последова тельность частоты импульсов, а следовательно , режим работы контролируемого устройства (СТКМ ) достаточно устойчивый. Синхронна  информаци , поступающа  со второго информационного выхода 17 через дополнительный кодирующий сумматор 18 и дополни тельный счетчик 80 на информационный вход 79 блока 78 сравнени , обеспечивает вьфаботку управл ющего сигнала --поступающего с выхода 77 блока 78 сравнени  на вход 75 блока 8. Этр сигнал обеспечивает обнуление всего устройства в случае превышени  уставки блока 78 сравнени . Сигналы, поступающие с выходов 81 и 82 блока 8 на соответствующие управл ющие входы 83 и 84 дополнительного счетчика 80 и блока 78 сравнени , обеспечивают запоминание многократных показаний дополнительного кодируклцего сумматора 18 ( за врем  одного цикла опроса всех тиристоров ). Защитные функции от ложной работы устройства выполн ет также блок 29 сравнени  и обнулени . Величина уставки в блоке 29 сравнени  и обнулени  выбираетс , из услови  глубокой посадки напр жени  на контролируемом вентиле. Выработка сигнала, который с выхода 76 блока 29 сравнени  и обнулени , поступает на вход 74 блока 8 распределени  сигналов, приведет к сбросу пам ти всего устройства . Результат опроса, полученный в течение одного цикла, записьгоаетс  в регистр блока 31 пам ти по информационному входу 30. Номер регистра определ ют сигналы, поступакицие на адресные входы 34 блока 31 пам ти, с соответствующего выхода 35 блока 21 контрол  управлени . Управл ющнй вход 32 блока 31 пам ти подключенный k выходу 33 блока 8 распределени  сигналов обеспечивает передачу сигналов , которые синхронизируют моменты запоминани  информации, в регистрах .блока 31 пам ти, поступающей со счетчика 25. Число регистров равно числу циклов опроса и выбираетс  из .условий повьшени  достоверности и по мехоустойчивости, снижени  веро тности вьиачи ложной информации в аварийных .режимах. Число разр дов выбираетс  на основании выбранного кода обработки информации. Далее задача состоит в том, чтобы осуществить принцип выбора записанной в регистрах информации по больщинству. В данном устройстве осуществл етс  голосование по каждому разр ду регистров блока 31 пам ти. Дл  этого используетс  коммутатор 38. Выбранные разр ды регистров блока 31 пам ти с помощью коммутатора 38 подключаютс  к блоку 43 выбора по большинству, содержащему, например, счетчик 263 и элемент 268 сравнени ; вьпюлненные на элементах ЗИ-ИЛИ-НЕ, управление счетчика 263 осуществл етс  по mtoie, св зывающей управл ющий вход 44 блока 43 выбора по большинству с выходом 45 блока 8 распределени  сигналов. Выход блока 43 выбора по большинству подключен к информационному входу Ь блока 4I элементов И-ИЛИ-НЕ, кото рый обеспечивает преобразование посл довательного кода в параллельньш и через информационный выход 53 обеспе чивает передачу информации в дублированные каналы блоков 56 и 57. Если отсутствует равенство информации дуб лированных каналов, блок 63 контрол  записи разрешает повторение передачи информации от блока 31 пам ти, благо дар  сигналу, поступающему с выхода блока 63 контрол  записи на вход 64 блока 8 распределени  сигналов. Многократное повторение будет длитьс  до тех пор, пока не установи с  однозначное соответствие дублированных каналов в блоках 56 и 57, в противном случае через некоторый момент времени будет вьщан сигнал о неисправности оборудовани . Работа устройства по приему и обработке асинхронной контрольной информации . После записи результата опроса всего вентил  в один из регистров блока 31 пам ти, младший адрес селек тора 5, формирующийс  в блоке 8 распределени  сигналов, например, с помощью счетчика 131 поступает с выхода 199 распределител  196 на вход 200. Сигнал с выхода 246 триггера 150 переводит устройство в режим распределени  сигналов. Блок распределени  сигналов содержит две подпрограммы, включающие в себ  проверку поиска статических отказов типа О и 1, причем условием перехода к выполнени следующей подпрограммы  вл етс  осве домительный сигнал и, вырабатывающийс  дополнительным элементом 67 И-ИЛИ. Осведомительный сигнал с выхода дополнительного элемента 67 И-ИЛИ поступает на п тый вход 69 бло ка 8 .распределени  сигналов. Если в устройстве отказ устойчивый, то с выхода 62 блока 8 распределени  сигналов поступает сигнал на вход 61 запрета блока 56 вьщачи результата. Имитаци  контрольной цифры осуществл етс  в момент теста дл  под-программы О и 1 благодар  подаче сигнала 1 с выхода 140 распределител  127 программного счетчика 128, вход щего в один из разр дов выхода 7 блока 8. Этот сигнал, например , через трехстабильные элемс;нты 96 поступает на вход 93 селектора 5 и блокирует основную информацию, поступающую с ВТВ. На выходе селектора 5 по вл ютс  единичные сигналы дл  всех команд, воздействующие на управл ющие входы 6 селектора 5. Эти сигналы поступают на информационHbte вход 9 блока 10 счетчиков, С выхода 132 распределител  127 приходит сигнал на вход 133 элемента 2И-Ш1И-НЕ 135. Этот сигнал разрешает прохождение более высокой управл ющей частоты , поступающей на вход 70 блока 8 распределител  сигналов, подключенный к соответствующему выходу блока 73 тактовых импульсов. Одновременно тестовьй сигнал запрещает прохождение рабочей частоты, поступающей на вход 71 блока 8 распределени  сигналов , подключенного к соответствующему второму выходу блока 73 тактовых импульсов. Управл ющие сигналы с выхода 230 элемента 2И-ИЛИ-НЕ 135 воздействуют на счетньпЧ вход счетчика 131 и на выход 13 блока 8 распределени  сигналов, обеспечива  смену адресов селектора 5 и соответственно синхронизацию счетчиков 114 и 115 блока 10 счетчиков. По выполнении первой подпрограммы управл ющие сигналы снимаютс  благодар  сигналу последнего адреса, действующему на соответствующем выходе распределител  196, который, поступа  на входы 229 и 228 элемента 2И-Ш1И-НЕ 135 блокирует входные сигналы блока 73 тактовых импульсов. Одновременно тестовый сигнал запрещает прохождение рабочей частоты, поступающей на вход 71 блока 8 распределени  сигналов , подключенного к соответству-,, ющему второму выходу блока 73 тактовых импульсов. Управление счетчиком 131, а следовательно , и распределителем 196, вырабатывающим управл ющие сигналы дл  селектора 5, осуществл етс  сигналом , поступающим с выхода 129 распределител  127 на установочный вход 130 счетчика 131 блока 8 распределени  сигналов. Накопление контрольной информации, поступающей с первого информационного выхода 15 блока 10 счетчиков через блок 16 элементов ИЛИ. и кодирующий сумматор 22 на информационный вход 24 счетчика 25, а затем в блок 31 пам ти , осуществл етс  с помощью сигнало по управл ющим входам 26 и 32, подключенньм соответственно к выходам 27 и 33 блока 8 распределени  сигналов . Синхронизацию обеспечивают элемент И-ИЛИ 184 и элемент 186 сов-падени . На другой вход 201 элемента 186 совпадени  поступает сигнал команды записи в блок 31 пам ти, подюгюченный к соответствующему выходу 195 распределител  196, Ключом 182 управл ет тестовый сигнал по входам 222 и 223, обеспечива  прохож дение в тесте более высокой частоты управл ющих сигналов, поступающих на входы 224 и 225, Перед переходом устройства в тест сигнал предпоследнего адреса с выхода 205 распределител  196 через элемент И 152 поступает на счетный вход 212 счетчика 211 и переводит его в следующий адрес Через асинхронную цепь св зи, выполненную в виде опера тивного счетчика 253 и элемента 251 сравнени  по модулю два,обеспечиваетс  передача адресных сигналов на вхо 34 блока 31 пам ти и к блоку 8 распределени  сигналов (вход 36), Управ л ющие сигналы, определ ющие адрес следующего регистра в блоке 31 пам ти также поступают на вход 239 распреде лител  187. Последний адрес распреде лител  187 с соответствующего выхода 240 поступает через выход 86 блока 8 распределени  сигналов и третий вход 89 блока 21 контрол  управлени  на управл ющий вход 254 элемента 251 сравнени  по модулю два, выход которого подключен к установочному входу 257 счетчика 253, Така  св зь обеспечивает возможность после прохождени  подпрограмм теста вс кий раз вно возвращатьс  к исходному, рабочему адресу регистра в блоке 31 пам ти. Роль активного управлени  записью контрольной информации в последующие регистры блока 31 пам ти берет тест благодар  сигналам, следующим с выхо да 132 распределител  127 и соответствующего выхода 205 (предпоследний адрес ) распределител  196 через элемент И 136, один из разр дов выхода 87 и вход 90 блока 2 контрол  управ лени  на счетный вход 258 оперативно го счетчика 253, который обеспечивает подклю 1ение следующих регистров в блоке 31 пам ти при заполнении их ко трольной информацией, поступающей из счетчика 25. При заполнении последнего регистра в блоке пам ти распределитель 187 вырабатывает предпоследний адрес, который с выхода 143 поступает на первьш вход 144 элемента И 189, а на второй вход 206 поступает предпоследний адрес селектора 5 с выхода 205 распределител  196, Отселектированный сигнал с выхода элемента И 189 поступает на установочньй вход 165 счетчика 166, выходом 172 подключенного к распределителю 173 и через выход 42 блока 8 распределени  сигналов к управл ющим (адресным J входам 39 и 40 коммутатора 38 и блок 4I элементов И-ИЛИ-НЕ, Одновременно этот сигнал через элемент ИЛИ 160 поступает на счетный вход 164 подпрограммаого счетчика , которьй обеспечивает переход к выполнению следующей команды, св занной с выборкой контрольной информации из блока 31 пам ти. Эта команда с выхода 137 распределител  127 разрешает прохождение управл ющего сигнала с выхода распределител  187 через ключ 139 на счетный вход 170 счетчика 166, Ключ 139 обеспечивает прохождение управл ющих сигналов в тесте и в рабочем режиме устройст-ва, благодар  сигналу, поступающему с выхода распределител  193 на вход 192 ключа 139,. В моменты считывани  информации блока 31 пам ти происходит сравнение кодовьк комбинаций. Именно с этой целью введены блок 56 элементов ИЛИ 16 и блок 41 элементов И-ИЛИНЕ . Перва  кодова  комбинаци  по вл етс  в момент поступлени  последнего адресного сигнала с выхода распределител  196 через выход 85 блока 8 распределени  сигналов и вход 88 блока 21 контрол  управлени  на разре1иающий вход 248 дещифратора 247 сдвига, адресные входы которого подключены к входу 90 блока 21 контрол  управлени , В соответствии с адресными сигналами вырабатываетс  на выходе 249 дешифратора 247 сдвига код, соответствующий числу незаполненных регистров в блоке 31 пам ти в рабо чем режиме, Дл  дополнительной проверки кодирующего сумматора 22 выходна  комбинаци  .дешифратора 247 сдвига представлена в виде непозиционного кода, Втора  кодова  комбинаци  ПОЯВЛЯЕТСЯ в момент считывани  контрольной информации с блока 31 пам ти через ( коммутатор 38, блок 43 выбора по большинству (позиционный выход 46J, вход 47 блока 21 контрол  управлени  на входе 261 элемента 260 сравнени  по модулю два, котора  вырабатывает сигнал совпадени  дл  каждого разр да регистров блока 31 пам ти. По окончании команды считывани  с блока 31 пам ти распределитель 173 заблокируетс  последним адресным выходом 174 и одновременно дает разрешение по входу 176 элемента И 163 прохождению по его второму входу 204командного сигнала с выхода 203 распределител  196 через, элемент ИЛИ 160 на вход 167 программного счетчика 128, который вырабаты вает сигнал о переходе к следующей команде - оценке ситуации правильной или ложной работы устройства. Эта ко манда с выхода 146 распределител  127 программного счетчика 128 поступ ет на второй вход 147 элемента И 144 В случае неисправности устройства, с выхода 243 элемента И 144 сигнал поступает через элемент ИЛИ 169 на .установочный вход 168 программного счетчика 128, в результате программный счетчик вернетс  в исходное состо ние и если неисправность длитель на  (статический отказ 1 или О) .то сигнал с выхода 62 блока 8 распределени  сигналов будет сигнализировать об отказе устройства. В случае исправности устройства выполнение подпрограммы 1 заканчиваетс , и программньй счетчик 128 пе реходит к выполнению второй части подпрограммы - проверке отказов О, благодар  управл ющей частоте, поступающей с входа 70 блока .8 распре делени  сигналов через вход 156 элемента И 155 и элемент 160 ИЛИ - на счетный вход 167 упом нутого счетчика . Подпрограмма полностью повтор ет с  за исключением того, что на управ л ющий вход 6 селектора 5 с первого выхода 7 блока 8 распределени  сигна лов поступает сигнал О (на входы 9 трехстабильных элементов 96 и селект ра 5 ). По вьлполнении тестовой программы сигнал с выхода 153 распределител  127 программного счетчика 128 бло- кирует по входу 154 элемента И 155 . прохождение управл ющей частоты с вх 115 24 а 70 блока 8 распределени  сигналов. Одновременно с выхода 148 распределител  127 приходит команда на второй вход 149 триггера 150 и переводит его в рабочий режим. Работа устройства по приему синхронной контрольной информации. Параллельно с поиском неисправностей в устройстве в тесте и выработкой осведомительных сигналов И в подпрограммах теста О и 1 вырабатьюаетс  дополнительный осведомительный сигнал, св занный с исправностью аппаратуры с синхронной информацией. Это достигаетс  тем, что ключ 102 в блоке 10 счетчиков модулирует входной сигнал, поступающий по информационному входу 9, благодар  дополнительным входам 104 и 105, подключенным к второму и первому разр дам управл ющего входа 12 блока 10 счетчиков , выход 107 ключа 102 подключен через элементы 111 и 110 И-НЕ блокировки к асинхронному и синхронному счетчикам 115 и 114. Сигналы теста и модулирующей частоты поступают на дополнительные входы 105 и 104 ключа 102 через управл к ций вход 12 блока 10 счетчиков, выход 14 блока 8 распределени  сигналов - к второму и первому разр дам шины, присоединенной к выходу 50 блока 8 распределени  сигналов и выходу 234 элемента И 232, первый вход 231 которого подключен к выходу 50 блока 8 распределени  сигналов, а второй вход 233 через вход 72 блока 8 распределени  сигналов 8 - к соответствующему выходу блока 73 тактовых импульсов. Частотный контрольный сигнал, считанный синхронным и асинхронным счетчиками 114 и 115, ограничиваетс  соответственно пороговыми элементами 116 и 117, затем поступает на входы 120 и 121 элемента 122 сравнени  по модулю два, выход 124 подключен через второй информационнъй выход I7 блока 10 счетчиков, дополнительный кодирующий сумматор 22, дополнительный счетчик 80 к информационному входу 79 блока 78 сравнени . Дл  имитации контрольных двух смежных пороговых чисел дл  первой и второй подпрограмм теста ключ 102 и элемент 122 сравнени  по модулю два в блоке 10 счетчиков снабжены управл ющими входами. Ш6 и 123, подключенными через третий и четвертый разр ды управл ющего входа 12 блока 10 счетчиков, выход 14 блока 8 распределени  сигналов к соответствующим выходам 238 и 237 элементов И 221 и 145. Накопление синхронной информации происходит в дополнительном блоке счетчика 80, с выхода которого она поступает через информационный вход 79 в блок 78 сравнени . Управление блоков 80 и 78 синхронизовано благодар  сигналам, поступающим на управ л ющие входы 83 и 84 через соответствующие выходы 81 и 82 блока 8 распределени  сигналов с выходов элемента И-ИЛИ 184 и выхода 195 распределител  196 адресных сигналов селектора 5. Дл  двух смежных Пороговых чисел на выходе 77 блока 78 сравнени  по вл етс  дополнительный осведомительный сигнал ( если все исправно ) О и дл  соответствующих подпрограмм теста. Этот сигнал поступает на вход 75 блока 8 распределени  сигналов, подключенного к входу 242 элемента И 144, на входы 42 и 147 которого приходит информаци  б состо нии подпрограмм -теста с вькодов 141 и 146 распредели тел  127 программного счетчика 128. В случае отказа оборудовани  с выход 243 элемента И 144 поступит команда через элемент ИЛИ I69 на установочны вход 168 программного счетчика 128. Далее все повторитс  аналогично, как и дл  случа  отказа в тестовых подпрограммах при работе устройства по приему и обработке асинхронной контрольной информации. Блок 43 выбора по большинству управл етс  только в момент считывани  информации с блока 31 пам ти. Это обеспечиваетс  подключением установо ного входа 264 и через элемент 267 И управл ющего входом 265 счетчика 263 через соответствующие разр ды управл ющего входа 44, блока 43 выбора по большинству, выход 45 блока 8 распре лени  сигналов к выходам 171 ключа 139 и 190 элемента 178 запрета. Второй вход 179 элемента 178 запрета по ключен к тактирующему входу 181 втор го ключа 182, а входы 177 и 180 прис единены к выходу 174 и первому выход Соответственно командным адресам рас пределителей 173 и 187 , которые запрещают прохождение сигнала на второ управл ющий вход 265 счетчика 263 в 1153 26 блоке 43 выбора по большинству, так как в эти моменты времени происходит запись информации в блок 56 вьщачи результата и блок 57 индикации. Управление сбросом ложной информации происходит только в рабочем режиме благодар  сигналу, поступающему либо с входа 74, либо с входа 75 блока 8 распределени  сигналов на входы 216 и 217 элемента И-ИЛИ-НЕ 215, 1шверсныю входами 218 и 219 подключенного к выходу 50, а выходом присоединенного к установочному входу 214 счетчика 211. В результате счетчик 211 обнулитс  и опрос начнетс  с первого регистра блока 31 пам ти. Разработка вентильных устройств дл  статических компенсаторов могцюсти  вл етс  новой областью преобразовательной техники. Данных о новых разработках публикуетс  мало. В известных из научно-технической литературы зарубежных преобразовател х дл  регулировани  реактивной мощности контроль тиристоров вентилей предполагаетс  осуществить также с помощью оптоволоконной системы. Однако технического описани  системы контрол  в патентной литературе не имеетс . Дл  предотвращени  ложного срабатывани  контрол  тиристоров обеспечивают бесперебойную работу датчи-г ков. С этой целью ограничивают угол регулировани , например, величиной 2 эл. град. Как уже говорилось из-за ошибок фазировани  или параметрических отказов элементов фазосдвигающих цепей угол регулировани  может быть мень-. ше указанной величины. При этом будет вьадана ложна  команда на отключение преобразовател . Оценить веро т ность этого очень трудно. Еще труднее подсчитать убытки из-за ненадежности известных устройств контрол  высоковольтных, тиристорных вентилей. Однако можно подсчитать убытки из-за ограничени  угла регулировани , например , до 2 эл.град. При этом диапа ЗОИ регулировани  уменьшитьс  на 4%. Ориентировочна  экономическа  эффективность одного вентил  в установке 160 МВАр составл ет не менее 500 тыс. рубл Она снизитс  на 20 тыс. руб. в то врем  как при применении предлагаемого изобретени  снижени  экономической эффективности не будет . 27 . Таким образом, вьшгрыш от нени  насто щего изобретени 

Приме ч ание. А1-А4 - вход 90;

V - разрешающий вход 248i Q1-Q8 - выход 249. приме- чете на единицу продукции) составит (в рас- 20 тыс. рублей. I 15337428

7J.f 7JJ

фиг. 2

(pui.3

fpua.S

fPuz.6

(риг.

Ir

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫСОКОВОЛЬТНОГО ТИРИСТОРНОГО ВЕНТИЛЯ, содержащее датчики напряжения по числу тиристоров в вентиле, подключенные входами к соответствующим тиристорам, а выходами - через световоды к соответствующим детекторам, селектор,.входы которого соединены с выходами соответствующих детекторов, блок контроля управления, включающий в себя первый элемент сложения по модулю два, второй элёмент сложения по модулю два с управляющим входом, оперативный счетчик и дешифратор сдвига, блок распределения сигналов, выход сигналов, определяющих интервалы прохождения информации от группы тиристоров, которого подключен к входу управления селектора, выходы сигналов управления дешифратора сдвига, управления вторым элементом сложения по модулю два, управления оперативного счетчика подключены к соответствующим входам блока контроля управления, блок эле ментов ИЛИ, одним входом связанный с выходом селектора, а вторым - с выходом дешифратора сдвига, являющимся информационным выходом блока контроля управления, информационный вход которого, являющийся первым входом первого элемента сложения по модулю два, подключен к выходу кодирующего сумматора, входом соединенного с выходом блока элементов ИЛИ, счетчик, управляющий вход которого подключен к выходу сигналов разрешения записи информации блока распределения сигналов, информационный вход - к выходу кодирующего сумматора, а выход - к входу блока сравнения и обнуления и к информационному входу блока памяти, управляющий вход которого подключен к выходу сигналов разрешения перезаписи информации блока распределения сигналов, адресный вход - к выходу оперативного счетчика, являющемуся соответствующим выходом блока контроля управления, к адресному входу блока распределения сигналов, а выход связан с блоком выдачи результата и с блоком индикации, выходами подключенными к блоку контроля записи, вход запрета блока выдачи результата подключен к выходу сигналов запрета блока распределения сигналов, блок тактовых импульсов, содержащий η каскадов деления частоты импульсов, выходы которых являются выходами блока и подключены к входам тактовых импульсов блока распределения сигналов, и блок сравнения, о т л и чающе е с я тем, что, с целью повышения надежности, оно снабжено блоком счетчиков, имекщим два управ-

   1153374 ляющих и один информационный входы, дополнительным кодирующим сумматором, дополнительным счетчиком, дополнительным элементом И-ИЛИ, коммутатором, блоком элементов И-ИЛИ-НЕ, имеющим три управляющих и один информационный входы и информационный выход, а также блоком выбора по большинству, причем информационный вход блока счетчиков подключен к выходу селектора, два управляющих входа - к выходам сигналов проверки каналов обработки информации блока распределения сигналов, а информационные выходы - к первому входу блока элементов ИЛИ и к входу дополнительного кодирующего сумматора, выход которого через дополнительный счетчик соединен с информационным входом блока сравнения, управляющие входы дополнительного счетчика и блока сравнения соединены соответственно с выходами сигналов разрешения записи и сравнения информации блока распределения сигналов, вход возврата в исходное состояние которого подключен к выходу блока сравнения, блок выбора по большинству через коммутатор подключен к выходу блока памяти, управляющий вход блока выбора по большинству подключен к выходу сигналов разрешения голосования блока распределения сигналов, позиционный выход - к второму входу первого элемента сложения по модулю два, являющемуся позиционным входом блока контроля управления, а выход - к информационному входу блока элементов И-ИЛИ-НЕ, первый вход которого соединен с адресным входом коммутатора и с выходом сигналов адресов считывания, блока распределения сигналов, второй управляющий вход —с выходом сигналов на разрешение выдачи информации блока распределения сигналов , третий управляющий вход - с выходом первого элемента сложения по модулю два, являющимся соответствующим выходом блока контроля управления, а информационный выход соединен с входами блока выдачи результата и блока индикации, управляющие входы которых подключены к выходу сигналов разрешения записи выходной информации’ блока распределения сигналов, а их дополнительные выходы через дополнительный элемент И-ИЛИ соединены с входом контроля выходной информации блока распределения сигналов, выходы блока контроля записи и блока срайнения и обнуления подключены соответственно к входам сигналов обнуления и повторения записи выходной информации блока распределения сигналов.