SU1152092A1 - Генератор сигнала с дискретной частотной модул цией - Google Patents

Abstract

ГЕНЕРАТОР СИГНАЛА С ДИСКРЕТНОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ, содержа1ций генератор импульсов опорной частоты, первый делитель частоты с переменным коэф(| 1циентом делени , выход которого подключен к первому: входу первого импульсно-фазового детектора, выход которого подключен к входу первого фильтра нижних частот, а второй вход соединен с выходом генератора импульсов опорной частоты, а также первьш и второй генераторы Р1мпульсов, управл емые напр жением, выходь которых подключены соответственно к первому и второму входам электронного коммутатора , отличающийс  тем, что, с целью повышени  стабильности частоты и фазы выходного сигнала при одновременном расширении функциональных возможностей из-за произвольной установки частоты, в него введены первый делитель частоты,. триггер, первый и второй датчики адреса, первый и второй запоминающие блоки, первый и второй цифроаналоговые преобразователи, второй делитель частоты с переменнь1м коэффициентом делени , второй импульсно-фазовый детектор и второй фильтр нижних частот, первый и второй суммирующие усилители, второй -делитедь частоты и третий фильтр нижнихчастот , причем вход первого делител  частоты соединен с , выходом генератора импульсов опорной частоты, выход - со счетным входом триггера, пр мой и инверсный выходы которого подключены соответственно к входам первого и второго датчиков адреса и соответственно к первому и второму управл ющим входам электронного коммутатора, выход которого через (Л второй делитель частоты и третий фильтр нижних частот соединён с выходной шиной, при этом выходы первого и второго датчиков адреса соединены соответствен1;о с входами первого и второго запоминающих блоков , выходы которых соединены соотсд to ветственно с входами первого и второго цифро-аналоговых преобразовао to телей и управл ющими входами первого и второго делителей частоты с переменным коэффициентом делени , входы которых подключены соответственно к выходам первого и второго генераторов импульсов, управл емых напр  жением, входы которых соединены соответственно с выходами первого и второго суммирующих усилителей, первые входы которых подключены соответственно к выходам первого и второго фильтров нижних частот, а вторые входы - к выходам первого и второго цифроаналоговых преобразо

Description

вателей соответственно.причем выход второго делител  частоты с переменным коэффициентом делени  соединен с первым входом второго импульснофазового детектора, второй вход ко115209 2 торого соединен с выходом генератора импульсов опорной частоты, а выход - с входом второго фильтра нижних частот

}

Изобретение относитс  к радиотехнике и может быть использовано в импульсных системах.

Известен генератор сигнала с дискретной частотной модул цией, содержащий генератор, опорной частоты, блок коммутации и синтезатор частот QlJ.

Недостатки устройства - сложность и невозможность получени  произвольного набора частот, так как сигнал каждой частоты формируетс  отделы ной цепью.

Наиболее близким по технической сущности к изобретению  вл етс  гене ратор сигнала с дискретной частотной модул цией, содержащий генератор импульсов опорной частоты, делитель частоты с переменным коэффициентом делени , выход которого подключен к первому ВХОДУ импульсно-фазового детектора, выход которого подключен к входу фильтра нижних частот, а второй вход соединен с выходом генератора импульсов опорной частоты, а также первый и второй генераторы импульсов, управл емые напр жением, выходы которых подключены соответственно к первому и второму входам электронного коммутатора, первый и второй блоки выборки и хранени , входы которых соединены с выходом фильтра нижних частот, а выход - с входом соответствёйно первого и второго генераторов импульсов, управл емых напр жением, выходы которых соединены соответственно с первым и вторым входами второго электронного коммутатора, выход которого соединен с входом делител  частоты с Переменным коэффициентом делени , а также блок синхронизации, выход которого соединен с управл ющими входами первого и второго блоко выборки и хранени , первого и второго электронных коммутаторов и делител  частоты с переменным коэффициентом делени  С2.

Недостатком известного устройства  вл етс  недостаточна  стабильность частоты и фазы выходного сигнала, .св занна  с TeMj что обратна  св зь B системе ФА114 дл  каждого из двух генераторов импульсов, управл емых напр жением, замкнута не посто нно. Кроме того, функциональные во можности устройства небольшие, так как нельз  устанавливать произвольный пор док перебора частот.

Цель изобретени  - повышение стабильности частоты и фазы выходного сигнала при одновременном расширении функциональных возможностейизза произвольной установки частоты.

Поставленна  цель достигаетс  тем, что в генератор сигнала с дискретной частотной модул цией, содержащий генератор импульсов опорной частоты, .первый делитель частоты с переменным коэффициентом делени , выход которого подключен к первому входу первого импульсно-фазоЁого детектора , выход которого подключен к входу первого фильтра нижних частот, а второй вход соединен с выходом енератора импульсов опорной частоты, а также первый и второй генераторы импульсов, управл емые напр жением, выходы которых подключены соответственно к первому и второму входам электронного коммутатор , введены первый делитель частоты, триггер, первый и второй датчийи адреса, перый и второй запоминающие- блоки, первый и второй цифро-аналоговые пребразователи , второй делитель частоты с переменным коэффициентом делени , второй импульсно-фазооьп детекторо и второй фильтр HHmFfnx частот, ервый и второй су - ируюший усилители , второй делитель частоты и трет й фильтрНИЖНИХ частот, причем вход первого делител  частоты соединен с выходом генератора импульсов опорной частоты, выход - со счетным входом триггера, пр мой и инверсный выходы которого подключены к входам соответственно первого и второго дат чиков адреса и соответственно к первому и второму управл ющим входам электронного коммутатора, выход которого через второй делитель частоты и третий фильтр -нижних частот соединен с выходной шиной, при этом выходы первого и второго датчиков адреса соединены соответственно с входами иервого и второго запоминающих блоков, выходы которых соединены соответственно с входами первого и вто рого цифро-аналоговых преобразователей и управл ющими входами первого и второго делителей частоты с переменным коэффициентом делени , входы которых подключены сортветственно. к выходам первого, и второго генераторов импульсов, управл емых напр жением , входы которых соединены соответственноевыходами первого и рторого суммирующих усилителей, пер- вые входы которых подключены соответ ственно к выходам первого и второго фильтров нижних частот, а вторые вх да - к выходам соответственно перво го и второго цифро-аналоговых преобразователей , причем выход второго делител  частоты с переменным коэффициентом делени  соединен с первым входом второго импульсно-фазово го детектора, второй вход которого соединен с выходом генератора импул сов огюрной частоты, а выход - с. входом второго фильтра нижних часто Благодар  указанным особенност м в устройстве осуществл етс  произвольна  установка частоты по кодам, запих;анным в запоминающие блоки. При этом обратна  св зь ФАГГЧ дл  каждого из генераторов импульсов, управл емых напр жением, замкнута непрерывно, что обеспечивает улучшение стабильности частоты и фазы выходного сигнала. На фиг, 1 приведена структурна  схема предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу. Генератор сигнала с дискретной частотной модул цией содержит гене1 24 ратор 1 импульсов , опорной частоаъ, первый дел 1тель 2 частоты с перемейным коэффициентом делени , nepBto i импульсно-фазовый детектор 3, первый фильтр 4 нижних частот, первый и второй генераторы 5 и 6 импульсов, управл емый напр жением электронный коммутатор 7, первый делитель 8 частоты, триггер 9, первый и второй датчики 10 и 11 адреса, первый и второй запоминающие блоки 12 и 13, первый и второй цифро-аналоговые преобразователи (ЦАП) 14 и 15, второй делитель 16 частоты с переменным коэффициентом делени , второй импульс но7фазовьй детектор 17, второй фильтр 18 нижних частот, первый и второй суммирую.щие усилители 19 и 20, второй делитель 21 частоты, третий фильтр 22 нижних частот, выходную шину 23, Выход генератора 1 соединен с входом первого делител  8, выход которого соединен с входом триггера 9, пр мой и инверсный выходы которого подключены к входам соответственно первого и второго датчиков 10 и 11 и соответственно к первому и второму управл ющим входам электронного коммутатора 7, выход которого через второй делитель 21 и третий фильтр 22 соединен с выходной шиной 23. Выходы датчиков 10 и 11 соединены с входами запоминающих блоков 12 и 13 соответственно, выходы которых соединены с входами ЦАП 14 и 15 соответственно и управл ющими входами делителей 2 и 16 соответственно, выходы которьЕХ подключены к первым входам импульсно-фазовых детекторов 3 и 17 соответственно, вторые входы которых соединены с выходом генератора 1, а выходы - через фильтры 4 и 18 соответственно с первыми входами суммирующих усилителей 19 и 20 соответственно, вторые входы которых соединены с выходами ЦАП 14 и 15 соответственно , а выходы - с первым и вторым входами электронного коммутатора 7. Дл  по снени  принципа действи  генератора сложного сигнала введены следующие обозначени : генератора 1, fg -. частота период опорного сигнала; К - коэффициент делени  делителей 8 и 21; f - шаг ди-скретности частотной сетки на выходе генераторов 5 и 6, : t- - длительность элемента сложного сигнала, из услови  ортогональности по частоте 4 1/Af; i - номер элемента в последовательности сложного сигнала ,2,3, ..., L; L - общее число элементов .в периоде; f. - поднесуща  частота заполнени  i-ro элемента на выходе уг, f| N-4f; N. - число, управл ющее частотой на выходе запоминающих блоков 12 и 13,. N -целое чис ло; А - амплитуда сложного сигнала выходе генератора, A const и - выходное напр жение ЦАП 14 и 15 при подаче на его вход числа N., U,N ли; ди - шаг квантовани  напр жени  на выходе ЦАП 14 и 15, AU-df; Т - длительность периода повторейи  сложного сигнала, F - полоса сложного ДЧМ-сигнал при значении , при t - длительность переходного п цесса смены частоты в сист ме ФАПЧ. С учетом введенных обозначений аналитическа  запись одного период формируемого устройством сложного сиГнала с дискретной частотной мод л цией может быть представлена в следующем виде Н 5C-t) . 1 1 при (i-l)to t где rect Ct О при t(i-l), t срезающа  функци . Осциллограмма такого сигнала пр ведена на фиг. 1 (осциллограммы 2, 2О. Работа генератора сложного сигнала осуществл етс  следующим образом. Предварительно, дл  обеспечени  необходимого пор дка перебора элементов с различными значени ми поднесущих частот f. в запоминакицие блоки 12 и 13 записывают программу в виде последовательности чисел N., управл ющих частотой. При поступлении импульсов с генератора 1 с периодом TO.на вход делител  8 на его выходе формируютс  импульсы с периодом, в К раз большим , т.е. с длительностью элементов сложного сигнала t( (фиг. 2a,S), На осциллограммах фиг. 2 дл  нагл дности выбрано значение . Эти импульсы вызывают переключение триггера 9, в результате чего с его выходов Q и Q поступают импульсы с периодом 2tg и длительностью t на входы датчиков 10 и 11 и входы управлени  электронного коммутатора 7. Б результате, на выходах па-« раллельного кода датчиков 10 и11 по вл ютс  коды адресов, поступающие на адресные входы запоминающих блоков 12 и 13, и на их выходах по вл ютс  соответствующие этим адресам выборки чисел N., управл ющих частотой сложного ЦЧМгсигнала (N- f , /Af) . При этом в моменты поступлени  нечетных импульсов: ,3,5, 7 ... (фиг. 25) по вл ютс  числа с выходов второго запоминающего блока 13 (фиг. 2и),.а при четных: ,4,6,8,... - с выходов первого запоминающего блока 12 (фиг. 2а) . В результате в системах ФАПЧ-синтезаторов , обведенных на фиг. 1 штриХовыми лини ми, поочередно начинаютс  процессы установки новых значений выходных синтезируемых частот f.. Этот процесс протекает следующим образом. Например, в момент прихода первого от начала координат импульса (фиг. 26) на выходе запоминающего блока 12 по вл етс  число N, а На выходе первого ЦАП 14 - напр жение , которое через сумМирующий усилитель 1-9 поступает на вход управлени  частотой генератора 5 и быстро устанавливает частоту на его выходе f, близкую к требуемой f„, при этом величина ошибки ( определ етс  погрешностью ЦАП и нелинейностью характеристики управлеHtiH частотой генератора 5 (фиг. -2, З.л,н). . 7 Сигнал с этой частотой с выхода генератора 5 поступает на счетный вход первого делител  2, и частота, поделенна  в N раз, с его выхода поступает на первый вход импульсно-фазового детектора 3, на второй вход которого поступает сигнал опорной частоты f с генератора 1. В импульсно-фазовом детекторе 3 происходит запоминание разности фаз этих колебаний, и напр жение пропорциональное этой разности, пос тупает через фильтр (например, пропорционально интегрирующий фильтр 4 на первый вход суммирующего усилител  19, осуществл   подстройку час тоты f до требуемой частоты f и сведение разности фаз между этими сигналами до /2, как в обычной сис теме ФАПЧ. При этом коэффициентом д лени  К делителей 8 и 21 частоты должны выбиратьс  одинаковыми и такими , чтобы обеспечить завершение переходного процесса (на осциллогра мах показан штриховой линией) в сис теме ФАПЧ за врем  , (фиг. 2з., Э, л,м) . В момент прихода в рого от начала импульса с выхода рервога делител  в К раз (фиг. 2F) сигнал с выхода Q счетного триггера отпирает первый канал А коммутатора 7, и колебани  с установившейс  частотой f (и фазой) поступают на вход второго делител  21 частоты в К раз, при этом поделенна  в К раз частота поступает на выход устройства через третий фильтр 22 нижних частот, выдел ющий первые га моники поделенных частот сигнала на выходе делител  (фиг. 2и,о). Фильтр нужен тогда, когда форма сигнал на выходе коммутатора 11 от28 личаетс  от синусоидальной. Одновременно в момент прихода второго импульса импульс с выхода триггера аналогично поступает на вход второго датчика 11 адреса, при этом с его выходов на адресные входы второго запоминающего блока 13 поступает код адреса, и в системе ФАПЧ второго синтезатора начинаетс  переходной процесс установки частоты и фазы сигнала с частотой fj (осциллограммы фиг. 2и-2/и) . После завершени  в нем переходного процесса с выхода дели-тел  8 поступает очередной импульс ( третий от начала, ), при этом коммутатор 7 переключаетс  сигналом с инверсного выхода триггера 9, снова подключа  выход второго генератора 6 к выходу коммутатора 7, и его вькодной сигнал поступает ца делитель 21 и далее через фильтр 22на выходную шину 23. В дальнейшем процесс протекает аналогично, сигналы с выходов триггера поочередно ввод т новые значени  адресов и соответственно новые числа N; (с четными номерами i дл  первого синтезатора и с нечетными i - дл  второго, а выходы генераторов 5 и 6 с задержкой, равной КТ,, т.е. после завершени  в них переходных процессов, поступают поочередно через коммутатор 7 и далее через делитель 21 и фильтр 22 на выходную шину 23. Таким образом, на выходе устройства формируетс  когерентный сигнал с мгновенным изменением частоты и фиксированными начальными фазами 7i/2 без скачков фазы (фиг, ) , При этом значени  частот на выходе равны fi/K где К71 .

Claims (1)

1. ГЕНЕРАТОР СИГНАЛА С ДИСКРЕТНОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ, содержащий генератор импульсов опорной частоты, первый делитель частоты с переменным коэффициентом деления, выход которого подключен к первому, входу первого импульсно-фазового детектора, выход которого подключен к входу первого фильтра нижних частот, а второй вход соединен с выходом генератора импульсов опорной частоты, а также первый и второй генераторы импульсов, управляемые напряжением, выхода которых подключены соответственно к первому и второму входам электронного коммутатора, отличающийся тем, что, с целью повышения стабильности частоты и фазы выходного сигнала при одновременном расширении функциональных возможностей из-за произвольной установки частоты, в него введены первый делитель частоты,, триггер, первый и второй датчики адреса, первый и второй запоминающие блоки, первый и второй цифро- аналоговые преобразователи, второй делитель частоты с переменным коэффициентом деления, второй импульсно-фазовый детектор и второй фильтр нижних частот, первый и второй суммирующие усилители, второй Делитель частоты и третий фильтр нижних’частот, причем вход первого делителя частоты соединен с . выходом генератора импульсов опорной частоты, выход - со счетным входом триггера, прямой и инверсный выходы которого подключены соответственно к входам первого и второго датчиков адреса и соответственно к первому и второму управляющим входам электронного коммутатора, выход которого через второй делитель частоты и третий фильтр нижних частот соединён с выходной шиной, при этом выходы первого и второго датчиков адреса соединены соответственно с входами первого и второго запоминающих блоков, выходы которых соединены соответственно с входами первого и второго цифро-аналоговых преобразователей и управляющими входами первого и второго делителей частоты с переменным коэффициентом деления, входы которых подключены соответственно к выходам первого и второго генераторов импульсов, управляемых напря жением, входы которых соединены соответственно с выходами первого и второго суммирующих усилителей, первые входы которых подключены соответственно к выходам первого и второго фильтров нижних частот, а вторые входы - к выходам первого и второго цифроаналоговых преобразо

   SU.... 1152092 вателеи соответственно^причем выход второго делителя частоты с переменным коэффициентом деления соединен с первым входом второго импульснофазового детектора, второй вход ко торого соединен с выходом генератора импульсов опорной частоты, а выход - с входом второго фильтра нижних частот*