SU1677670A1 - Устройство дл измерени задержки четырехполюсников - Google Patents
Устройство дл измерени задержки четырехполюсников Download PDFInfo
- Publication number
- SU1677670A1 SU1677670A1 SU894630134A SU4630134A SU1677670A1 SU 1677670 A1 SU1677670 A1 SU 1677670A1 SU 894630134 A SU894630134 A SU 894630134A SU 4630134 A SU4630134 A SU 4630134A SU 1677670 A1 SU1677670 A1 SU 1677670A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- unit
- frequency
- low
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение может быть использовано при измерении фазового времени задержки четырехполюсников с ограниченной полосой пропускани и заданным полным сдвигом фаз между его входным и выходным напр жени ми , например ультразвуковых линий задержки. Цель изобретени - повышение точности - достигаетс путем принудительного задани частоты измерительного сигнала , при котором обеспечиваетс заданный полный сдвиг фаз между входными и выходным напр жени ми четырехполюсника . При этом используют измер емый четы- рехполюснмк 3 в качестве элемента обратной св зи одновременно двух функционально организованных генераторов гармонических колебаний. В устройство дополнительно введены коммутатор 13, первый 8 и второй 9 избирательные усилители , первый 10 и второй 11 делители частоты , первый 17 и второй 18 фазовые детекторы, второй 20 и третий 21 фильтры нижних частот, селектор 19 сигнала синхронизации , блок 15 управлени , перестраиваемый генератор 16 низкой частоты, сумматор 12, блок 14 запоминани напр жени , счетчик 7 полупериодов и измеритель 6 временных интервалов. 1 з.п.ф-лы, 5 ил. сл с
Description
о VJ VJ
о VI
о
Изобретение относитс к радиотехническим измерени м и может быть использовано при измерении фазового времени задержки четырехполюсников с ограниченной полосой пропускани и заданным пол- ным сдвигом фаз между его входным и выходным напр жени ми, например, ультразвуковых линий задержки дл цветного телевидени и видеомагнитофонов.
Цель изобретени - повышение точно- сти измерений путем принудительного задани частоты измерительного сигнала, при которой обеспечиваетс заданный полный сдвиг фаз между входным и выходным напр жени ми четырехполюсника, что дости- гаетс за счет использовани измер емого четырехполюсника в качестве элемента обратной св зи одновременно двух функцио- нально организованных генераторов гармонических колебаний. При этом за счет выбора двух определенным образом расположенных генерируемых частот обеспечиваетс однозначное задание рабочей частоты, на которой провод тс измерени .
На фиг.1 представлена структурна схе- ма устройства; на фиг,2 - структурна схема селектора сигнала синхронизации; на фиг.З - структурна схема блока управлени ; на фиг.4- временные диаграммы работы блока управлени ; на фиг,5 - расположение воз- можных частот колебаний, генерируемых & устройстве.
Устройство дл измерени задержки четырехполюсника содержит исполнительный блок 1, фазовый дискриминатор 2, первый вход которого соединен со входом измер емого четырехполюсника 3, фильтр 4 нижних частот, входом подключенный к выходу фазового дискриминатора 2, а выходом - ко входу исполнительного блока 1, ключ 5. Кроме того, в состав устройства вход т измеритель 6 временных интервалов, счетчик 7 полупериодов, выходом соединенный с первым входом измерител 6 временных интервалов, первый перестраиваемый избирательный усилитель 8, второй перестраиваемый избирательный усилитель 9, первый делитель 10 частоты, второй делитель 11 частоты, сумматор 12, первый вход которого подключен к соединенным вместе входом счетчика 7 полупериодов, первого делител 10 частоты и выходу первого перестраиваемого избирательного усилител 8, второй вход соединен со входом второго делител 11 частоты и выходом второго перестраиваемого избирательного усилител 9, коммутатор 13, первый вход которого соединен с выходом измер емого четырехполюсника 3 и первым входом первого перестраиваемого избирательного усилител 8
первый выход - с первым входом второго перестраиваемого избирательного усилител 9, а второй выход - со вторым входом фазового дискриминатора 2, блок 14 запоминани напр жени , выходом подключенный ко второму входу первого перестраиваемого избирательного усилител 8, третий вход которого соединен со вторым входом измерител 6 временных интервалов и выходом ключа 5, первый вход которого подключен к выходу исполнительного блока 1,блок 15 управлени , перестраиваемый низкочастотный генератор 16, первый фазовый детектор 17, второй фазовый детектор 18, первые входы которых подключены к выходам, соответственно, первого 10 и второго 11 делителей частоты, соединенные вместе вторые входы - к выходу перестраиваемого низкочастотного генератора 16, входом соединенного с выходом блока 15 управлени , селектор 19 сигнала синхронизации, выход которого подключен к первому входу блока 15 управлени и к соединенным вместе второму входу коммутатора 13, второму входу ключа 5 и первому входу блока 14 запоминани напр жени . В состав устройства вход т также второй фильтр 20 нижних частот, третий фильтр 21 нижних частот, входы которых соединены с выходами, соответственно, первого фазового детектора 17 и второго фазового детектора 18. При этом выход второго фильтра 20 нижних частот соединен со вторым входом блока 14 запоминани напр жени и первым входом селектора 19 сигнала синхронизации, выход третьего фильтра 21 нижних частот соединен со вторым входом селектора 19 сигнала синхронизации и вторым входом второго перестраиваемого избирательного усилител 9, а второй вход блока 15 управлени соединен с выходом измер емого четырехполюсника 3, селектор 19 сигнала синхронизации содержит два канала, первый из которых образован последовательно соединенными амплитудным детектором 22 и пороговым блоком 23, второй - последовательно соединенными амплитудным детектором 24 и пороговым блоком 25 и блок 26 совпадени , первый вход которой соединен с выходом порогового блока 23, а второй вход - с выходом порогового блока 25. Вход амплитудного детектора 22 вл етс первым входом селектора 19, вход амплитудного детектора 24 - его вторым входом, а выход блока 26 совпадени - выходом селектора 19.
Блок 15 управлени содержит последовательно соединенные амплитудный детектор 27, пороговый блок 28 и формирователь 29 коротких импульсов, RS-триггер 30, счетчик 31 импульсов, генератор 32 импульсов, блок 33 совпадени и цифро-аналоговый преобразователь 34. Выход формировател 29 соединен с S-входом триггера 30 и входом установки в начальное состо ние счет- чика 31. Выход триггера 30 соединен с первым входом блока 33 совпадени , а выход генератора 32 импульсов соединен с ее вторым входом. Вход счетчика 31 соединен с выходом блока 33 совпадени .
Выходы разр дов счетчика 31 соединены с соответствующими входами цифро- аналогового преобразовател 34, выход которого вл етс выходом блока 15, при этом R-вход триггера 30 вл етс первым входом блока 15, а вход амплитудного детектора 27 - его вторым входом.
Блок 15 управлени предназначен дл управлени частотой перестраиваемого НЧ генератора 16.
Устройство работает следующим образом .
Узкополосные резонансные усилители
8и 9 могут перестраиватьс по частоте при изменении управл ющих напр жений на управл ющих входах. Управл ющими входами усилител 8 вл ютс его второй и третий входы, причем крутизна характеристики управлени по второму входу выше, чем по третьему, Управл ющим входом уси- лител 9 вл етс его второй вход, и крутизна характеристики управлени по нему така же, как по второму входу усилител 8.
Коэффициенты усилени усилителей 8 и
9выбираютс заведомо большими, чем за- тухание измер емого четырехполюсника.
Если усилитель 8 выполнен неинвертирующим , то усилитель 9 - инвертирующим, или наоборот, в зависимости от того, какой полный фазовый сдвиг между входным и выходным напр жени ми четырехполюсника 3 нужно задать. Дл обеспечени фазового сдвига, равного нечетному числу Д усилитель 8 должен быть инвертирующим, а четному числу П-неинвертирующим.
Селектор 19 сигнала синхронизации представл ет собой блок, на выходе которого формируетс сигнал логического нул в случае наличи переменного напр жени на любом из его входов или на обоих входах одновременно и сигнал логической единицы при отсутствии переменного напр жени одновременно на обоих входах,
В исходном состо нии на выходе селектора 19 присутствует сигнал логического ну- л , подаваемый на вторые (управл ющие) входы ключа 5 и коммутатора 13.
При этом ключ 5 разомкнут, т.е. его первый вход отключен от выхода.
Измер емый четырехполюсник 3 через сумматор 12 включен между входом и выходом усилител 8, образу первую систему с запаздывающей обратной св зью.
Одновременно сигнал логического нул с выхода селектора 19 устанавливает коммутатор 13 в положение, когда его первые вход и выход соединены между собой. При этом измер емый четырехполюсник 3 через сумматор 12 и коммутатор 13 включен также между входом и выходом усилител 9, образу вторую систему с запаздывающей обратной св зью.
При высоком коэффициенте усилени усилител 8, в первой системе возникнут гармонические колебани .
Аналогично, при высоком коэффициенте усилени усилител 9 колебани возникнут во второй системе. Таким образом, перва система с запаздывающей обратной св зью, образованна усилителем 8, между первым входом и выходом которого через сумматор 12 включен измер емый четырехполюсник 3, функционально образует первый генератор гармонических колебаний,
Втора система с запаздывающей обратной св зью, образованной усилителем 9, между первым входом и выходом которого через сумматор 12 и коммутатор 13 включен измер емый четырехполюсник 3, функционально образует второй генератор гармонических колебаний.
Рассмотрим работу устройства, когда усилитель 8 - неинвертирующий, а усилитель 9 - инвертирующий. В этом случае в первом генераторе возникают колебани вблизи одной из. частот, определ емой соотношением
ft
(2k-1)n;k 1,2,3....
О)
где г-задержка четырехполюсника.
Во втором генераторе возникают колебани на одной из частот, определ емой соотношением
Шп
2пП
п 1,2,3
(2)
В числител х выражений (1) и (2) сто т полные фазовые сдвиги в цеп х запаздывающей обратной св зи, при которых выполн ютс услови баланса фаз в первом и втором генераторах.
Измен частоты настройки усилителей 8 и 9, путем изменени напр жений на их вторых (управл ющих входах) можно выбрать любые возможные частоты генерации, лежащие в пределах полосы перестройки этих усилителей, а следовательно, и любые полные фазовые сдвиги в цепи запаздывающей обратной св зи, соответствующие этим частотам. Дл установки заданного полного фазового сдвига коэффициент делени первого делител 10 частоты выбираетс равным (2к-1), а второго делител 11 частоты равным (2к-1)(к-1).
В этом случае частота колебаний после делител 10 равна
а
(Ok
2k -1
(3)
а после делител 11
Qi
(On
2(k-1)
(4)
Выбор значени К определ етс необходимым полным фазовым сдвигом между напр жени ми на входе и выходе измер емого четерехполюсника 3, т.е. в цепи запаз- дывающей обратной св зи первого генератора. Например, дл ультразвуковых линий задержки цветного телевидени должно выполн тьс соотношение р 283,5 2П. Откуда (2к-1)567 и .
Дл автоматической настройки первосо генератора на частоту, соответствующую заданному полному фазовому сдвигу между напр жени ми на входе и выходе измер емого четырехполюсника 3, служат две системы автоподстройки частоты (ФАПЧ).
Перва из них образована перестраиваемым генератором 16, первым фазовым детектором 17, делителем 10 частоты и вторым фильтром 20 нижних частот, выходное напр жение которого через блок 14 запомина- ни напр жени управл ет частотой настройки усилител 8.
Втора система ФАПЧ образована перестраиваемым генератором 16, вторым фазовым детектором 18, делителем 11 частоты и третьим фильтром 21 нижних частот.
Настройка первого генератора на рабочую частоту происходит следующим образом . После подключени четырехполюсника 3 в первом и втором генераторах возникают колебани . На выходе измер емого четырехполюсника 3 по вл етс высокочастотное напр жение (фиг.4а), которое подаетс на второй вход блока 15. На выходе амплитудного детектора 27, вход щего в состав блока 15 управлени , выдел етс посто нное напр жение (фиг.4в), вызывающее срабатывание порогового блока 28 (фиг.4г). В момент его срабатывани формирователь
29 выдает короткий импульс (фиг.4д), устанавливающий триггер 30 в единичное состо ние (фиг.4е), а счетчик 31 в начальное состо ние. При этом сигналом с выхода триггера 30 открываетс блок 33 совпадени и импульсы с выхода генератора 32 (фиг.4ж) поступают на вход счетчика 31 (фиг.4и). Ступенчатое пилообразное напр жение с выхода цифро-аналогового преобразовател 34
(фиг.4к), пропорциональное состо нию счетчика 31, осуществл ет перестройку частоты генератора 16.
Перестройка осуществл етс до наступлени захвата одновременно в обоих системах ФАПЧ. Момент наступлени захвата фиксирует селектор 19 сигнала синхронизации . При отсутствии захвата в любой из систем ФАПЧ или в обоих системах на одном или обоих входах селектора 19 присутствует
переменное напр жение.
При этом срабатывает пороговый блок 23 и 25 того же канала, на входе которого присутствует переменное напр жение, или оба пороговых устройства, Уровни логического нул закрывают блок 26 совпадени , и на ее выходе присутствует уровень логического нул .
При отсутствии переменного напр жени одновременно на обоих входах селектора 19 на выходах пороговых блоков 23 и 25 устанавливаетс уровень логической единицы . При этом на выходе блока 26 совпадени , а следовательно, и на выходе селектора 19 установитс уровень логической единицы . Этот уровень подаетс на первый вход блока 15 управлени (фиг.4б), вызыва установку триггера 30 в нулевое состо ние и прекращени счета импульсов генератора 32 счетчиком 31. При этом на выходе блока
управление фиксируетс посто нное напр жение , обеспечивающее настройку генератора 16 на частоту Q , при которой одновременно выполн ютс равенства.
а а
Qi Of а, следовательно,и
QC Q,
из которого, в свою очередь, вытекает (5)
Шаг перестройки генератора 16 выбираетс меньшим половины ширины захвата систем ФАПЧ,
Расположение возможных частот генерации в первом генераторе показано на фиг.ба, а во втором генераторе - на фиг,56.
На фиг.Бв и 5г показано расположение возможных частот генерации в первом и втором генераторах соответственно, дл случа , когда величина измер емой задержки в три раза больше, чем дл случа , изображенного на фиг,5а,б. При этом
возможные частоты tti , ah, генерации во втором случае совпадают с возможными частотами генерации Ok , (Up и в первом случае . Аналогична картина наблюдаетс дл
всех значений задержки т , удовлетвор ющих соотношению.
Т1 3(2m -1)r, m 1,2,3. . .
Следовательно, не обеспечиваетс возможность различени фазовых сдвигов, определ емых соотношением.
р 3(2т- 1)П, гл 1.2. 3. . .
при различных значени х т.
Дл устранени этой неоднозначности начальна частота генератора 16 выбираетс из услови .
Q
2П
мин
(6)
где Тмин - минимальна возможна задержка измер емого четырехполюсника, и его перестройка осуществл етс от этого значени в сторону низких частот.
Выполнение равенства (6) обеспечиваетс выбором начального состо ни счетчика 31, вход щего в состав блока 15 управлени .
Таким образом, по сигналу логической единицы с выхода селектора 19 блок 15 прекращает перестройку частоты генератора 16. Этот же сигнал переключает коммутатор 13 в положение, когда второй вход фазового дискриминатора 2 соединен с выходом измер емого четерехполюсника 3. При этом цепь второго генератора разрываетс и колебани в нем прекращаютс . Этот же сигнал обеспечивает запоминание выходного напр жени фильтра 20 в блоке 14. При сигнале логического нул на управл ющем входе блока 14 происходит трансл ци сигнала с его входа на выход. При по влении сигнала логической единицы на первом входе блока 14 он осуществл ет запоминание мгновенного значени входного сигнала и
0
5
0
подачу этого напр жени на второй вход усилител 8, обеспечива фиксацию его настройки на нужной частоте.
Сигналом логической единицы с селектора 19 замыкаетс также ключ 5, обеспечива подключение выхода исполнительного блока 1 к третьему входу усилител 8 и второму входу измерител 6. На этом заканчиваетс первый этап работы устройства , результатом которого вл етс настройка первого генератора на частоту, при которой обеспечиваетс заданное коэффициентом делени делител 10 частоты число полных полупериодов, равное (2к-1), колебаний измерительной частоты в результирующем сдвиге фаз между входным и выходным напр жени ми четырехполюсника . При этом, из-за наличи паразитного фа- зового сдвига в тракте первого генератора и конечной ширины зоны генерации , частота колебаний в нем определ етс выражением
и
(2k -1)П + Ду т
(7)
Дл точного выполнени соотношени (1) необходимо обеспечить Дуэ 0. Дл этого служит фазовый дискриманатор 2, второй
вход которого через коммутатор 13 подключен к выходу измер емого четырехполюсника 3. Фазовый дискриминатор 2 совместно включенным параллельно ему измер емым четырехполюсником 3 функционально образуют частотный дискриминатор, а вс система компенсации остаточного фазового сдвигз представл ет собой систему частотной автоподстройки частоты. Выходное напр жение фазового дискриминатора 2
через фильтр 4, исполнительный блок 1 и замкнутый ключ 5 осуществл ет подстройку по частоте усилител 8, привод частоту генерируемых в первом генераторе колебаний к значению, при котором Лу 0.
Свойственна такой системе статистическа ошибка устран етс при выполнении исполнительного блока 1 в виде интегратора . После вхождени системы автоподстройки в захват осуществл етс запуск по
второму входу измерител 6 временных интервалов . На его первый вход поступает последовательность импульсов с выхода счетчика 7 полупериодов. Определенный измерителем 6 период следовани этих импульсов
T (2k-1)-|,
(8)
где t - период высокочастотных колебаний первого генератора равен искомому времени задержки т.
Claims (2)
1. Устройство дл измерени задержки четырехполюсников, содержащее исполнительный блок, фазовый дискриминатор, первый вход которого соединен с входом измер емого четырехпоюсника, фильтр нижних частот, вход которого подключен к выходу фазового дискриминатора, а выход - к входу исполнительного блока, и ключ, отличающеес тем, что, с целью повышени точности измерений путем задани частоты измерительного сигнала, при которой обеспечиваетс заданный полный сдвиг фаз между входным и выходным на- пр жени ми четехполюсника, в него введены последовательно соединенные первый избирательный усилитель, первый делитель частоты, первый фазовый детектор, первый фильтр низких частот и селектор сигнала синхронизации, последовательно соединенные коммутатор, второй избирательный усилитель, второй делитель частоты, второй фазовый детектор и второй фильтр нижних частот, счетчик полупериодов, измеритель временных интервалов, сумматор, блок запоминани напр жени , блок управлени и перестраиваемый низкочастотный генератор , выход которого подключен к вторым входам соответственно первого и второго фазовых детекторов, а вход- к выходу блока управлени , первый вход которого подключен к выходу селектора сигнала синхронизации и управл ющим входам коммутатора, ключа и блока запоминани напр жени , а второй вход - к выходу измер емого четырехполюсника и входам коммутатора и первого избирательного усилител , второй вход которого подключен к выходу ключа и первому входу измерител временных интервалов , а третий вход - к выходу блока запоминани напр жени , второй вход которого подключен к выходу первого фильтра нижних частот, причем выход первого избирательного усилител подключен к входу счетчика полупериодов и первому входу сумматора, выход которого подключен к входу фазового дискриминатора, а второй вход - к выходу первого избирательного усилител , второй вход которого соединен с выходом второго фильтра нижних частот и вторым входом селектора сигнала синхронизации , при этом выход счетчика полупериодов подключен к второму входу измерител временных интервалов.
2. Устройство поп.1,отличающее- с тем, что селектор сигнала синхронизации содержит последовательно соединенные первый амплитудный детектор, первый пороговый блок и блок совпадени , к второму входу которого подключены последовательно соединенные второй амплитудный детектор и второй пороговый блок, причем входами селектора сигнала синхронизации вл ютс входы амплитудных детекторов, а выходом - выход блока совпадени .
/
фиг. 2
, -5
«)
-ft1
шл
41
J
Uoy
a«
S
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894630134A SU1677670A1 (ru) | 1989-01-03 | 1989-01-03 | Устройство дл измерени задержки четырехполюсников |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894630134A SU1677670A1 (ru) | 1989-01-03 | 1989-01-03 | Устройство дл измерени задержки четырехполюсников |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1677670A1 true SU1677670A1 (ru) | 1991-09-15 |
Family
ID=21419546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894630134A SU1677670A1 (ru) | 1989-01-03 | 1989-01-03 | Устройство дл измерени задержки четырехполюсников |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1677670A1 (ru) |
-
1989
- 1989-01-03 SU SU894630134A patent/SU1677670A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 635583. кл. G 04 F 10/16, 1978. Авторское свидетельство СССР № 949546, кл. G 01 R 27/28, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0044153B1 (en) | Controlled frequency signal source apparatus including a feedback path for the reduction of phase noise | |
US4198604A (en) | Heterodyne phase lock system | |
US4068198A (en) | Phase-locked loop frequency shift key modulator | |
US3516007A (en) | Stepwise adjustable phase controlled oscillator loop | |
US3694766A (en) | Frequency synthesizer apparatus | |
US2838673A (en) | Wide-range captive oscillator system | |
GB2258354A (en) | Phase-locking circuit for swept synthesized source | |
US4004233A (en) | Search type tuning device | |
US2810832A (en) | Stabilized variable oscillator system | |
SU1677670A1 (ru) | Устройство дл измерени задержки четырехполюсников | |
EP0563400A1 (en) | Frequency converter, multistage frequency converter, and frequency synthesizer using them | |
US4379270A (en) | Phase locked loop having rapid tuning | |
DE19512858A1 (de) | Bandpaßfilter mit geschaltetem Kondensator zur Pilotsignalerkennung | |
CA1260563A (en) | Frequency synthesizer of a phase-locked type with a sampling circuit | |
US3603893A (en) | Phase locked oscillators | |
JPS5931043Y2 (ja) | 分周回路 | |
US3177444A (en) | Frequency generator with heterodyne frequency control | |
SU785792A1 (ru) | Устройство дл измерени и допускового контрол амплитудно- частотных характеристик четырехполюсников | |
SU788355A1 (ru) | Генератор парных импульсов | |
US4050026A (en) | Device for frequency discrimination of electrical signals | |
SU1501250A1 (ru) | Формирователь линейно-частотно-модулированных сигналов | |
SU1129540A1 (ru) | Устройство дл контрол частотных генераторов с линейной частотной модул цией | |
SU1145298A1 (ru) | Калибратор дискретных фазовых сдвигов | |
SU642842A1 (ru) | Цифровой синтезатор частот | |
SU1541530A1 (ru) | Устройство дл формировани частоты квантовани цифрового фазометра |