SU1149392A1 - Линейный преобразователь импульсных сигналов по длительности - Google Patents

Abstract

ЛИНЕЙНЫЙ ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНЫХ СИГНАЛОВ ПО ДЛИТЕЛЬНОСТИ, содержащий разр дный и зар дный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управл ющий вход разр дного источника тока, величина которого больше зар дного тока, соединен с входной шиной, и дискриминатор, отличающийс  тем, что, с целью повышени  стабильности преобразовани , в него введены цепь задержки и выходной RS-триггер, причем входна  шина через элемент задержки соединена с входом установки выходного RS-триггера, а втора  обкладка накопительного конденсатора через дискриминатор соединена с входом сброса выходного RS-триггера . (Л 4: СО СО СО to f fSb/jf) Н

Description

Изобретение относитс  к контрольно-измерительной технике и может быть использовано в качестве вторичного преобразовател  дл  датчиков с широтно-импульсным выходом, а также в схемах пр мого сравнени  двух или многих временных интервалов малой длительности, представленных длительност ми импульсов напр жени .

Известно устройство преобразовани  импульсных сигналов по длительности, содержащее накопительный элемент, дискриминатор и зар дно-разр дную цепь, переключаемую входным импульсом. В качестве накопительного элемента используетс  диффузионна  емкость транзистора 1.

Недостатком этого устройства  вл етс  принципиальна  невозможность обеспечени  широкого диапазона преобразовани  вследствие малого времени жизни неосновных носителей зар да в базе транзистора. Малый динамический диапазон преобразовани , малый коэффициент преобразовани  и невысока  надежность обусловлены также нелинейностью процессов рекомбинации и их температурной нестабильностью.

Наиболее близким к изобретению по технической сущности  вл етс  линейный преобразователь импульсных сигналов по длительности , содержащий разр дный и зар дный источники тока, выходы которых соединень с первой обкладкой накопительного конденсатора, управл ющий вход разр дного источника тока, величина которого больще зар дного тока, соединен с входной шиной, и дискриминатор, вход которого соединен с первой обкладкой накопительного конденсатора, втора  обкладка накопительного конденсатора соединена с щиной нулевого потенциала 2.

Недостатком известного устройства  вл етс  низка  стабильность преобразовани , вызванна  флуктуаци ми на начальном участке преобразовани  и шунтированием накопительного конденсатора входным сопротивлением дискриминатора.

Целью изобретени   вл етс  повышение стабильности преобразовани .

Поставленна  цель достигаетс  тем, что в линейный преобразователь импульсных сигналов по длительности, содержащий разр дный и зар дный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управл ющий вход разр дного источника тока, величина которого больше зар дного тока, соединен с входной щиной, и дискриминатор, введены цепь задержки и выходной RS-триггер, причем входна  щина через элемент задержки соединена с входом установки выходного RS-триггера, а втора  обкладка накопительного конденсатора через дискриминатор соединена с входом сброса выходного RS-триггера .

На чертеже показана электрическа  схема предлагаемого преобразовател , совмещенна  со структурной.

Линейный преобразователь импульсных

сигналов по длительности содержит последовательно соединенные разр дный 1 и зар дный 2 источники тока, к точке соединени  которых подключена одна обкладка накопительного конденсатора 3. Друга  обкладка накопительного конденсатора 3 соединена с дискриминатором 4. Входна  щина через цепь 5 задержки соединена с входом установки выходного RS-триггера 6, а выход дискриминитора 4 соединен с входом сброса выходного RS-триггера 6.

j Разр дный источник 1 тока состоит из токостабилизирующего транзистора 7 с эмитерным резистором 8, соединенным с выходом одного типового ТТЛ элемента И-НЕ 9. вход которого соединен с базой транзистора 7. Дискриминатор 4 состоит из входного

0 диодного переключател  10, управл ющего транзистора 11, база которого соединена с анодом одного из диодов переключател  10, а эмиттер транзистора 11 с входом другого ТТЛ элемента И-НЕ 12, выполн ющего функцию формировател  выходного сигнала дискриминатора. Цепь 5 задержки состоит из блокировочного конденсатора 13, соединенного потенциальной обкладкой с анодом диода 14 и зар дным резистором 15. Параллельно соединенные диод 14 и резисQ тор 15 образуют зар дно-разр дную цепь конденсатора 13.

Преобразователь работает следующим образом.

При подаче питающих напр жений +Ei, -Е2 (напр жение +Ei  вл етс  также питающим дл  четырех двухвходовых ТТЛ элементов И-НЕ) накопительный конденсатор 3 зар жаетс  до напр жени  -Ег, при этом если вход преобразовател  отключен от источника импульсов или на входе преобразовател  приложено напр жение, соответствующее логической единице, то токи разр дного и зар дного источников 1 и 2 практически отсутствуют. Потребление и мощность рассе ни  преобразовател  в этом режиме минимальны.

г При поступлении на вход преобразовател  импульсного сигнала длительностью ty(CBx) с уровнем напр жени , соответствующим логическому нулю, происходит включение по эмиттер-базовой цепи токостабилизирующего транзистора 7 разр дного источника 1 тока и уменьшение отрицательного потенциала точки соединени  разр дного 1 и зар дного 2 источников тока. При понижении потенциала указанной точки до некоторого уровн  токостабилизирующий транзистор 7 зар дного источника 2 тока вхо5 дит в активную область, так что дальнейший разр д накопительного конденсатора 3 осуществл етс  разностным током разр дного 1 и зар дного 2 источников тока.

Разр дный ток  вл етс  большим в том смысле, что меньший зар дный ток имеет величину пор дка одного процента от уровн  разр дного тока. Одновременно с началом разр да накопительного конденсатора 3 происходит разр д блокирующего конденсатора 13 в цепи 5 задержки на источник входного импульса и переключение выходного RS-триггера 6 в состо ние логической единицы по выходу преобразовател . После окончани  действи  входного импульса начинаетс  переходной процесс отсечки тока разр да накопительного конденсатора 3 и по окончании этого процесса накопительный конденсатор 3 начинает зар жатьс  относительно малым током через зар дный токостабилизирующий источник 2 тока. Ток зар да накопительного конденсатора 3, протека  через входной диодный переключатель 10 дискриминатора 4, открывает управл ющий транзистор 11 дискриминатора 4, обеспечива  на выходе дискриминатора 4 уровень напр жени  логической единицы на врем  зар да накопительного конденсатора 3 до исходного уровн  напр жени .

На врем  переходного процесса отсечки тока разр да накопительного конденсатора 3 на выходе дискриминатора 4 отсутствует

уровень напр жени  логической единицы, необходимый дл  надежного удержани  выходного RS-триггера 6 в переключенном состо нии, поэтому на вход S указанного триггера 6 с выхода цепи задержки после окончани  действи  входного импульса продолжает поступать условный уровень напр жени  логического нул , иммитирующий последействие входного импульса на врем  большее, чем врем  упом нутого переходного процесса отсечки тока разр да. Врем  окончани  зар да накопительного конденсатора 3 фиксируетс  переходом выходного сигнала дискриминатора 4 с уровн  напр жени  логической единицы на уровень напр жени  логического нул , что приводит к переключению выходного RS-триггера 6 в исходное состо ние и формированию заднего фронта выходного импульса длительностью 1ц(ы,1х.

Таким образом, за счет введени  задержки переключени  выходного RS-триггера удаетс  уменьшить вли ни  начального участка преобразовани , а соединение дискриминатора с второй обкладкой накопительного конденсатора исключает его разр д через параллельное входное сопротивление дискриминатора , что в конечном итоге позвол ет повысить стабильность преобразовани .

Claims (1)

1. ЛИНЕЙНЫЙ ПРЕОБРАЗОВАТЕЛЬ ИМПУЛЬСНЫХ СИГНАЛОВ ПО ДЛИТЕЛЬНОСТИ, содержащий разрядный и зарядный источники тока, выходы которых соединены с первой обкладкой накопительного конденсатора, управляющий вход разрядного источника тока, величина которого больше зарядного тока, соединен с входной шиной, и дискриминатор, отличающийся тем, что, с целью повышения стабильности преобразования, в него введены цепь задержки и выходной RS-триггер, причем входная шина через элемент задержки соединена с входом установки выходного RS-триггера, а вторая обкладка накопительного конденсатора через дискриминатор соединена с входом сброса выходного RS-триггера.