SU1149264A1 - Adaptive redundant device - Google Patents
Adaptive redundant device Download PDFInfo
- Publication number
- SU1149264A1 SU1149264A1 SU833535409A SU3535409A SU1149264A1 SU 1149264 A1 SU1149264 A1 SU 1149264A1 SU 833535409 A SU833535409 A SU 833535409A SU 3535409 A SU3535409 A SU 3535409A SU 1149264 A1 SU1149264 A1 SU 1149264A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- block
- outputs
- inputs
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
1. АДАПТИВНОЕ РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО, содержащее резервируемые блоки, блоки контрол и индикации , первые входы которых соединены с выходом устройства, вторые входы - с выходами соответствующих резервируемых блоков, а первые выходы - с соответствующим входом первого элемента ИЛИ, отличающеес тем, что, с целью расширени области применени устройства и повышени его помехоустойчивости, оно содержит второй элемент ИЛИ двоичный реверсивный счетчик и пороговый элемент, при этом вторые выходы блоков контрол и индикации соединены с входами порогового элемента с весами 1 третьи выходы - с соответствующими входами второго элемента ИЛИ, выход которого соединен с вычитающим входом двоичного реверсивного счетчика, суммирующий вход которого соединен с выходом элемента ИЛИ, выходы двоичного реверсивного счетчика соединены с входами с весом Wj 2 порогового элемента , выход которого соединен с выходом устройства. 2. Устройство по п.1, о т л и чающеес тем, что каждьй блок контрол и индикации содержит элемент НЕ, элемент задержки, два дифференцирующих элемента, элемент i И, триггер, элемент индикации и СЛ элемент НЕРАВНОЗНАЧНОСТЬ, первый вход которого соединен с первым входом блока, второй вход через элемент задержки - с вторым входом блока и с первым входом элемента И, выход - с входом первого дифференцирующего элемента и через элемент НЕ - с входом второго дифференцирующего элемента, выход которого соединен с нулевьм входом триггера и с третьим выходом блока, выход первого дифференцируннцего элемента соединен с первьм выходом блока и с единичньм входом триггера, единичный выход которого соединен с элементом индикации, а нулевой выход его - с вторым выходом элемента И, выход которого соединен с вторым выходом блока .1. ADAPTIVE RESERVED DEVICE containing redundant blocks, control and indication blocks, the first inputs of which are connected to the output of the device, the second inputs - with the outputs of the corresponding redundant blocks, and the first outputs - with the corresponding input of the first element OR, characterized in that expanding the field of application of the device and increasing its noise immunity; it contains a second element OR binary reversible counter and a threshold element, while the second outputs of the control and display units are connected with the inputs of the threshold element with weights 1 third outputs with the corresponding inputs of the second element OR, the output of which is connected to the subtractive input of a binary reversible counter, the summing input of which is connected to the output of the element OR, the outputs of the binary reversible counter connected to the inputs with weight Wj 2 of the threshold element, the output of which is connected to the output of the device. 2. The device according to claim 1, of which is that each monitoring and display unit contains a NOT element, a delay element, two differentiating elements, an i element I, a trigger, an indication element and a TL element UNIMQUALITY, the first input of which is connected to the first input of the block, the second input through the delay element - with the second input of the block and with the first input of the element I, the output - with the input of the first differentiating element and through the element NOT with the input of the second differentiating element, the output of which is connected to the zero input of the trigger and the third the output of the block, the output of the first differential element is connected to the first output of the block and to the single trigger input, the single output of which is connected to the display element, and its zero output is connected to the second output of the And element, the output of which is connected to the second output of the block.
Description
Изобретение относитс к автоматик и вычислительной технике и может найти применение в резервированных системах управлени , а также в адаптивных резервированных устройствах. Известно трехканальное резервированное устройство дл мажоритарного выбора, содержащее элементы совпадени , св занные с выходом устройства через элементы сборки l . Известно резервированное устройство , содержащее индикаторы отказов мажоритарный элемент, схемы ИЛИ, позвол ющие независимо от характера отказов сохранить работоспособность с веро тност1 ю 0,5 после отказа двух резервированных блоков в трехканальной системе 2 . Недостатком этих устройств вл ют с ограниченные возможности, обусловThe invention relates to automation and computing and can be used in redundant control systems, as well as in adaptive redundant devices. A three-channel redundant major choice device is known that contains elements of a match associated with the output of the device through the elements of the assembly l. A redundant device is known, which contains failure indicators of the majority element, OR schemes, which allow, regardless of the nature of the failures, to remain operable with a probability of 0.5 after the failure of two redundant blocks in a three-channel system 2. The disadvantage of these devices is with limited capabilities, due to
ленные тем, что устройства не обнаруживают возникшие отказы и сбои.The fact that the devices do not detect failures and failures that have occurred.
Наиболее близким по технической сущности вл етс адаптивное резервированное устройство, содержащее блоки адаптации, резервированные блоки, восстанавливающий орган триггеров , элемент ШШ, элементы сравнени , сохран ющее работоспособность до (N-2) отказавших блоков (N - число резервированных блоков) 3J . The closest in technical essence is an adaptive redundant device containing adaptation blocks, redundant blocks, restoring trigger organ, an NL element, comparison elements that maintain operability up to (N-2) failed blocks (N is the number of redundant blocks) 3J.
Недостатком известного устройства вл ютс ограниченные функциональные возможности, обусловленные тем, что устройство не имеет разрешающей способности на вы вление отказов и сбоев отказавшего канала и в случа сбоев не производит автоматического включени в работу этого канала после восстановлени ёгоработоспособно ти.A disadvantage of the known device is the limited functionality due to the fact that the device does not have the resolution to detect failures and malfunctions of the failed channel and in case of failures does not automatically activate this channel after the restoration of its operating capacity.
Целью изобретени вл етс расширение функциональных возможностей устройства и повышение его помехоустойчивости .The aim of the invention is to expand the functionality of the device and increase its noise immunity.
Поставленна цепь достигаетс тем что устройство, содержащее резервируемые блоки, блоки контрол и индикации , первые входы которых соединены с выходом устройства, вторые входы - с выходами соответствующих резервируемых блоков, а первые выходы - с соответствующим входом первого элемента ШШ, дополнительно содержит второй элемент ИЛИ, двоичный реверсивный счетчик и пороговый элемент , при этом вторые выходы блоков контрол и индикации соединены соThe delivered circuit is achieved by the fact that the device containing redundant blocks, monitoring and display blocks, the first inputs of which are connected to the output of the device, the second inputs - to the outputs of the corresponding redundant blocks, and the first outputs - to the corresponding input of the first SHS element, additionally contains the second OR element, binary reversible counter and threshold element, while the second outputs of the control and display units are connected to
со вторьм входом блока и с первым входом элемента И, выход - со входом первого дифференцирующего элемента и через элемент НЕ - со входом второго дифференцирующего элемента , выход которого соединен с нулевьм входом триггера и с третьим выходом блока, выход первого дифференцирующего элемента соединен с первым выходом блока и с единичным входом триггера, единичньй выход которого соединен с элементом индикации , а нулевой выход его - со вторым выходом элемента И, выход которого соединен со вторым выходом блока.with the second input of the block and with the first input of the element I, the output to the input of the first differentiating element and through the element NOT to the input of the second differentiating element, the output of which is connected to the zero input of the trigger and to the third output of the block, the output of the first differentiating element to the first output unit and with a single trigger input, the unit output of which is connected to the display element, and its zero output - with the second output of the element I, the output of which is connected to the second output of the block.
На чертеже приведена блок-схема устройства.The drawing shows a block diagram of the device.
Устройство состоит из резервируемых блоков 1, блоков 2 Контрол и ивдикации, элементов ШШ 3 и 4, двоичного реверсивного счетчика 5, порогового элемента 6 и выхода 7.The device consists of redundant blocks 1, blocks 2 Control and idikatsii, elements SHSh 3 and 4, binary reversible counter 5, the threshold element 6 and output 7.
Каждый блок 2 состоит из элемента НЕРАВНОЗНАЧНОСТЬ 8, элемента НЕ 9, элемента 10 задержки, элемента И 11, дифференциругои их элементов 12 и 13, триггера 14 и элемента 15 индикации.Each block 2 consists of the UNEQUALITY element 8, the element NOT 9, the delay element 10, the element 11, the differentiation of their elements 12 and 13, the trigger 14 and the element 15 of the display.
Счетчик 5 представл ет собой операционный элемент, обеспечивающий хранение слова информации и выполнение над ним микрооперации счета. Микроопераци счета состоит в изменении значени слова (состо ни ). Импульсы, псгступающие на первый вход счетчика, суммируютс с содержимым счетчика (суммирующий вход), 4 входами порогового элемента с весами 1, третьи выходы - с соответствующими входами второго элемента ИЛИ, выход которого соединен с вычитающим входом двоичного реверсивного счетчика, суммирующий вход которого соединен с выходом элемента ИЛИ, выходы двоичного реверсивного счетчика соединены со входами с весом Wj 2 порогового элемента, выход которого соединен с выходом устройства. Кроме того, каждьй блок контрол и индикации содержит элемент НЕ, элемент задержки, два дифференцирующих элемента, элемент И, триггер, элемент индикации и элемент НЕРАВНОЗНАЧНОСТЬ , первый вход которого соединен с первьм входом блока, второй вход через элемент задержки а импульсы, поступающие на второй вход, вычитаютс (вычитающий вход). Счетчик 5 может бьггь вьтолнен по люб.ой известной схеме ,Nr о 2 i- у где N - число резервированных блоков; Оа -.ближайшее к а большее целее число. Выходное слово образуетс выходами старшего (2-1) разр да счетчика 5. Значение младшего разр да двоично го реверсивного счетчика 5 в работе устройства не выводитс и выход триггера 14 младшего разр да счетчика со входом 6 не соедин етс . Остальные выходы счетчика 5 соединены с соответствующими входами элемента 6, причем i-й выход счетчика 5 соединен со входом элемента 6 с весом W (нумераци выводов в пор дке возрастани веса разр да) Элемент 6 имеет N входов с весами 1, соединенных с соответствующими третьими выходами блоков 2 и (2-1), вход с весами , 2 , 2, соединенных с соответствующими выходами счет чика 5. Порог элемента определ етс , N + 1 по формуле Т Дл мажоритарных схем N - нечетн Устройство работает следующим образом. При правильной работе сигналы с выходов блоков 1 поступают на вторы входы блоков 2. В исходном состо нии триггер 14 находитс в состо нии О, на его нулевом выходе сигнал 1 и элемент И 11 открыт дл прохожцени сигнала со второго блока блока 2. На первый вход блока 2 поступает сигнал с выхода элемента 6. При правильной работе блоков 1 сигналы на выходе элемента НЕРАВНОЗНАЧНОСТЬ 8 равны между собой, на его выходе сигнал равен О, триггер 14 находитс в состо нии О, элемент И 11 открыт, элемент 15 показы вает состо ние триггера 14. При нарушении правильной работы одного из блоков 1 сигналы поступаю щие на первые и вторые входы блока 2, не равны и на выходе элемента НЕРАВНОЗНАЧНОСТЬ 8 по вл етс сигна 1. Элемент 12 формирует импульс, соответствующий переднему фронту си нала на выходе элемента HEPABHQ3HA4 НОСТЬ 8, этот импульс поступает далее через элемент ИЛИ 3 на суммирующий вход счетчика 5, где производитс подсчет числа отказов, и на единичный вход триггера 14, которьй переводитс в состо ние 1 на его нулевом выходе сигнал О, элемент И 11 закрываетс дл прохождени сигнала со второго входа блока 2.Элемент 10 предназначен дл - задержки сигнала, поступающего на вход элемента НЕРАВНОЗНАЧНОСТЬ 8 со второго входа блока 12, на врем , равное задержке сигнала в элементе И 11 и элементе 6. Это необходимо дл предотвращени гонок в схеме, При восстановлении работоспособности резервируемого канала сигнал на выходе элемента НЕРАВНОЗНАЧНОСТЬ 8 становитс О, на выходе элемента НЕ 9 - 1, и элемент 13 выдает импульс через элемент ИЛИ 4 на вычитающий вход счетчика 5 и на нулевой вход триггера 14. Триггер 14 переводитс в состо ние О и элемент И 11 открываетс дл прохождени сигнала со второго входа блока 2, т.е. схема восстанавливает работоспособность блока. Элементы 12 и 13 реагируют на переходы О и 1 и, следовательно, вьщают два импульса, собтветствующие переднему и заднему фронту входного сигнала (соответственно положительной и отрицательной пол рности). Однако рабочим вл етс положительный импульс, поэтому отрицательный импульс не измен ет состо ни триггера 14 и двоичного реверсивного счетчика 5. С блоков 2 сигналы поступают на входы эл.емента 6, значение сигналов на выходах счетчика 5 равны нулю. Допустим отказал t-и резервируемый блок 1. Соответствующий блок 2 закроет путь прохождению сигнала из неисправного блока 1 на вход элемента . 6 и вьдаст сигнал на элемент ИЛИ 3, в счетчик 5. Значение сигналов на его выходах равно нулю. При каждом последующем отказе соответствующие блоки 2 будут отключать неисправный блок 1 и посыпать сигнал через элемент ИЛИ 3 на суммирующий вход двоичного реверсивного счетчика 5, который будет считать количество отказов и вьщавать соответствующий код на входы элемента 6. Изменение сигналов на выходе счетчика 5 измен етс на единицу при поступлении четного (по счету) импульса. Например, при числе отказов 2 - двоичный код О...0,01, 3 - 0...001, 4 - 0...010 и так далее . В соответствии со значени ми сиг налов на выходах счетчика 5 будет измен тьс и порог срабатывани порогового элемента 6. Если произошло восстановление работоспособности блока 1 (в результате его замены или из-за сбо ) соотве ствующий блок 2 включит его в работу и вьдаст сигнал через элемент ИЛИ 4 на вычитающий вход счетчика 5, кото46 рый уменьшит хран щийс в нем двоичный код на единицу и соответственно увеличит порог срабатывани элемента 6. Таким образом, схемно-конструкторский анализ предлагаемого устройства показывает, что вьтолнение блоков контрол и индикации, а также введение двоичного реверсивного счетчика, порогового элемента и второго элемента ИЛИ позвол ет расширить область применени устройства, обнаруживать как отказы, так и сбои, повысить производительность труда за счет уменьшени времени включени резервируемых блоков после восстанойлени , обеспечить помехоустойчивость, повысить достоверность информации, надежность, что ведет к улучшению технических характеристик.Counter 5 is an operational element that provides the storage of a word of information and the execution of an account micro-operation on it. The microcount operation consists in changing the meaning of a word (state). Impulses psgstayuschie to the first input of the counter, summed with the contents of the counter (summing input), 4 inputs of the threshold element with weights 1, the third outputs with the corresponding inputs of the second element OR, the output of which is connected to the subtractive input of a binary reversible counter, the summing input of which is connected to the output of the element OR, the outputs of the binary reversible counter are connected to the inputs with a weight Wj 2 of the threshold element, the output of which is connected to the output of the device. In addition, each monitoring and display unit contains a NOT element, a delay element, two differentiating elements, an AND element, a trigger, an indication element, and a UNEQUALITY element, the first input of which is connected to the first input of the block, the second input through the delay element and the pulses arriving at the second input, subtracted (subtracting input). Counter 5 can be executed according to any known scheme, Nr about 2 i- where N is the number of reserved blocks; Oa is the closest to a greater integer number. The output word is formed by the high-end (2-1) bit outputs of counter 5. The low-bit value of the binary reversible counter 5 in the operation of the device is not output and the output of the low-level trigger 14 is not connected to the input 6. The remaining outputs of counter 5 are connected to the corresponding inputs of element 6, and the i-th output of counter 5 is connected to the input of element 6 with weight W (numbering of conclusions in order to increase the weight of the discharge) Element 6 has N inputs with weights 1 connected to the corresponding third the outputs of blocks 2 and (2-1), the input with weights, 2, 2, connected to the corresponding outputs of the counter 5. The element threshold is determined, N + 1 by the formula T For the majority schemes N is odd The device works as follows. When working correctly, the signals from the outputs of blocks 1 are fed to the second inputs of blocks 2. In the initial state, trigger 14 is in state O, at its zero output signal 1 and element 11 is open for passing through the signal from the second block of block 2. At the first input block 2 receives a signal from the output of element 6. When blocks 1 are working correctly, the signals at the output of the element UNEQUAL VALUE 8 are equal to each other, at its output the signal is equal to O, trigger 14 is in the state O, element 11 is open, element 15 shows the state trigger 14. In case of violation of the correct The signals of one of the first and second inputs of block 2 are not equal to the output of block 1, and the signal at output of the UNEQUALITY 8 element appears. Element 12 generates a pulse corresponding to the leading edge of the signal at the output of the HEPABHQ3HA4 element 8, this pulse arrives then through the element OR 3 to the summing input of the counter 5, where the number of failures is counted, and to the single input of the trigger 14, which is transferred to state 1 at its zero output signal O, the element 11 also closes to pass the signal from the second input of unit 2. Elem NT 10 is designed to - delay the signal arriving at the input of the UNEQUALITY element 8 from the second input of block 12 for a time equal to the delay of the signal in the element 11 and element 6. This is necessary to prevent racing in the circuit. the UNCHARTERNESS element 8 becomes O, the output of the element is NOT 9 - 1, and the element 13 outputs a pulse through the element OR 4 to the subtractive input of the counter 5 and to the zero input of the trigger 14. The trigger 14 is transferred to the state O and the element 11 11 opens for passing the signal from the second input of block 2, i.e. the circuit restores the operation of the block. Elements 12 and 13 react to the O and 1 transitions and, therefore, produce two pulses that correspond to the leading and trailing edges of the input signal (positive and negative polarities, respectively). However, a positive pulse is operational, so a negative pulse does not change the state of trigger 14 and binary reversing counter 5. From block 2, the signals arrive at the inputs of the cement 6, the signals at the outputs of counter 5 are zero. Suppose the t-and the reserved block 1 have failed. The corresponding block 2 will close the signal path from the faulty block 1 to the input element. 6 and will send a signal to the element OR 3, to the counter 5. The value of the signals at its outputs is zero. At each subsequent failure, the corresponding blocks 2 will disconnect the faulty block 1 and sprinkle the signal through the element OR 3 on the summing input of the binary reversing counter 5, which will read the number of failures and insert the corresponding code to the inputs of the element 6. unit upon receipt of an even (in a row) pulse. For example, if the number of failures is 2, the binary code is O ... 0.01, 3 - 0 ... 001, 4 - 0 ... 010, and so on. In accordance with the values of the signals at the outputs of the counter 5, the threshold of the triggering element 6 will also change. If the unit 1 recovers (as a result of its replacement or because of a failure), the corresponding unit 2 will turn it on and send the signal through the element OR 4 to the subtracting input of the counter 5, which will reduce the binary code stored in it by one and accordingly increase the trigger threshold of the element 6. Thus, the circuit design analysis of the proposed device shows that control and indication blocks, as well as the introduction of a binary reversible counter, a threshold element and a second element OR, allows to expand the device application area, detect both failures and failures, increase labor productivity by reducing the activation time of redundant blocks after restoring, ensure noise immunity, increase reliability of information, reliability, which leads to improved technical characteristics.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833535409A SU1149264A1 (en) | 1983-01-03 | 1983-01-03 | Adaptive redundant device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833535409A SU1149264A1 (en) | 1983-01-03 | 1983-01-03 | Adaptive redundant device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1149264A1 true SU1149264A1 (en) | 1985-04-07 |
Family
ID=21043858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833535409A SU1149264A1 (en) | 1983-01-03 | 1983-01-03 | Adaptive redundant device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1149264A1 (en) |
-
1983
- 1983-01-03 SU SU833535409A patent/SU1149264A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР №,247622, кл. С 06 F 11/00, 1965. 2.Авторское свидетельство СССР № 411455, кл. G 06 F 11/00, 1971. 3.Авторское свидетельство СССР 496560, кл. G 06 F 11/00, 1972 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4956807A (en) | Watchdog timer | |
SU1149264A1 (en) | Adaptive redundant device | |
US4620303A (en) | Circuit arrangement for the recognition of static and dynamic faults in circuit assemblies | |
SU1032600A1 (en) | Majority redundancy device | |
SU966914A1 (en) | Binary counter with error check | |
RU2015543C1 (en) | Unit for majority selection of signals | |
SU1647653A1 (en) | Device for testing error correction circuitry | |
SU1550626A1 (en) | Code correction device | |
SU1387048A2 (en) | Backup storage device | |
RU2122282C1 (en) | Redundant pulse counter | |
SU1649523A1 (en) | Overflow controlled counter | |
SU1112593A2 (en) | Pulse counter with duplication | |
RU1830575C (en) | Back-up device | |
SU1129658A1 (en) | Redundant storage | |
JPS61115141A (en) | Self-inspection type sequence circuit | |
SU645208A1 (en) | Self-checking storage | |
SU1072102A1 (en) | Analog-storage with self-check | |
SU1499489A1 (en) | Self-check computing device | |
SU1103373A1 (en) | Majority-redundant device | |
SU1732464A1 (en) | Counter of pulses in code | |
SU1444827A1 (en) | Arrangement for monitoring the dynamic of controllable processes of digital systems | |
SU1019452A1 (en) | Sealing device with checking | |
SU1042217A1 (en) | Majority-type redundancy device | |
SU1640745A1 (en) | Backed-up memory | |
SU1640744A1 (en) | Multichannel memory with redundancy |