Изобретение относитс к автомати ке и вычислительной технике и может быть использовано в устройствах рас пределени импульсных сигналов. По основному авт.св.№1057935 извес ген распределитель,содержащий счетчи дешифратор, два элемента И, два RS-триггера, регистр, блок элементов И и элемент задержки, причем S-вход первого триггера вл етс первой управл ющей шиной распредели л , пр мой выход первого RS-триггер соединен с первьм входом первого элемента И, второй вход которого со динен с тактовой шиной, выход перво элемента И соединен с суммирующим счетчика, выходы которого со динены с входами дешифратора, перва информационна шина распределител соединена с информационными вх дами счетчика, вычитающий вход кото рого соединен с выходом второго эле мента И, первьй вход которого соединен с пр мым выходе первого RSтриггера , второй вход второго элемента И соединен с тактовой шиной распределител , втора 5шравл юща шина которого соединена с S-входом второго RS-триггера, пр мой выход которого соединен с третьим входом второго элемента И, треть управл кица шина соединена с R-входом второго RS-триггера, инверсньй выход которого соединен с третьим входом первого элемента И, втора информационна шина распределител соедине на с входом регистра, выходы которо го соединены с первыми входами перв го блока элементов И, вторые входы которого соединены с выходами дешиф ратора, тактова шина распределител через элемент задержки соединена с синхронизирующим входом блока эле мен:тов И, выходы которого вл ютс выходами распределител (j Недостатком известного распределител вл ютс ограниченные функциональные возможности, обусловленные ограниченным диапазоном изменени длительности выходных импульсов Длительность выходных импульсов вл етс величиной посто нной и рав на длительности тактовых импульсов. Цель изобретени - расширение функциональных возможностей распределител путем программировани длительности выходных импульсов. 22 Поставленна цель достигаетс тем, что в распределитель импульсов дополнительно введены п RS-триггеров, п дополнительных элементов И, п дополнительных счетчиков, 11 элементов ИЛИ и п одновибраторов, причем треть информационна шина распределител импульсов соединена с соответствующими информационными входами п дополнительных счетчиков, единичные выхода которых соединены с входами п элементов ИЖ, выходы которых соединены с входами п одновибраторов , выходы которых соединены с Rвходами соответствующих п КЗ-триггеров , выходы первого блока элементов- И соединены с соответствующими В-входами п RS-триггеров единичные выходы которых соединены с первыми вхолами п дополнительных элементов И. вторые входы которых соединены с выходом элемента задержки, выходы п дополнительных элементов И соединены с соответствующими вычитающими входами п дополнительных счетчиков , единичные выходы п RS-тригге- ров вл ютс вь1 ходами распределител импульсов. На чертеже представлена функциональна схема распределител импульсов . Распределитель импульсов содержит первый RS-триггер 1, второй RS-триг- : гер 2, второй элемент ИЗ, первый элемент И 4, счетчик 5, дешифратор 6, регистр 7, элемент 8 задержки, первый блок 9 элементов И, п .RSтриггеров 10.1-10.п, п дополнительных элементов И 11.1-11.П, п дополнительных счетчиков 12.1-12.П, п элементов ИЛИ 13.1-13.П, п одновибраторов 14.1-14.п, вторую информационную шину 15, первую информационную шину 16, первую управл ющую шину 17, вторук управл ющую шину 18, третью управл ющую шину 19, тактов5то шину 20, третью информационную шину 21 и выходы 22.122 .п распределител импульсов. Перва информационна шина 16 соеинена с информационным входом счетчика 5, выход которого соединен с входом дешифратора 6. Втора информациона шина 15 соединена с информационным входом регистра 7, выход которого соединен с первыми входами- первого блока 9 элементов И. Выходы дешифратора 6 соединены с вторьми входами ервого блока 9 элементов И. Перва управл юща шина 17 соединена с Sвходом первого RS-триггера 1, пр мой выход которого соединен с первыми входами второго 3 и первого 4 элемен тов И, Втора управл юща шина 18 соединена с S-входом второго RS-три гера 2, пр мой выход которого соединен с третьим входом второго элемен та И 3. Инверсный выход второго RSтриггера 2 соединен с третьим входом первого элемента И 4. Тактова шина 20 соединена с вторьши входами первого 4 и второго 3 элементов И, а также с входом элемента 8 задержки Выход первого элемента И 4 соединен с суммирующим входом счетчика 5, вычитающий вход которого соединен с выходом второго элемента И 3. Выход элемента 8 задержки соединен с синхронизирующим входом первого блока 9 элементов И и вторьми входами п дополнительных элементов Н 11.1-ll.n. Выходы первого блока 9 элементов И соединены с соответствующими S-BXO- дами п RS-триггеров 10.1-10.п. Пр мые вьтходы п RS-триггеров 10.1-10.П соединены с первьми входами п дополнительных элементов И t1.1-11.п. Выходы п дополнительных элементов И П.1-11.П соединены с вычитающими входами п дополнительных счетчиков 12,1-12.п. Треть информационна шина 21 соединена с информационными входами п дополнительных счетчиков 12.1-12.П, единичные выходы кото рого соединены с входами п элементов ИЛИ t3.1-1З.п. Выходы элементов ИЛИ 13.1-13.п соединены с входами п одновибраторов 14.1-14.П, выхо дь1 которых соединены с R-входами соответствующих RS-триггеров 10.110 .п. Пр мые выходы п RS-триггёров 10.1-tO.n вл ютс выходами 22.1-22. распределител импульсов. Распределитель импульсов работает следующим образом. В исходном состо нии элементы пам ти распределител наход тс в нулевом состо нии. По первой информационной шмне 16 в счетчик 5 записьгоаетс код, определ ющий начальный канал вьщачи импульсов з равлени . При необходимости в ьдачи импульсов, начина с первого канала,код вл етс нулевым .При вьщаче кода, начина с последнего какала, этот код должен быть единичным . На вторую 18 или третью 19 упра л ющие шины распределител поступает сигнал, определ ющий пор док выдачи импульсов (в пр мом или обратном направлении). Например, при поступлении сигнала с третьей управл ющей шины 19 RS-триггер 2 останетс в нулевом состо нии, что определит выдачу импульсов в пр мом направлении. Со второй информационной шины 15 в регистр 7 записываетс код, определ ющий каналы, запрещенные дл вьщачи импульсов управлени . Если в регистр 7 записан нулевой код, то это определ ет полную программу вьщачи импульсов по всем каналам. С третьей информационной шины 21 распределител импульсов в п дополнительных счетчиков 12.1-12.П поступают коды длин выходных импульсов дл соответствующих каналов, которые кратны периоду следовани тактовых импульсов. Запуск распределител производит ,с сигналсм, поступающим с первой управл ющей шины 17 на 8-вход RSтригг;ера 1 . Этот сигнал устанавливает RS-триггер 1 в единичное состо ние . Сигнал с единичного выхода триггера 1 поступает на первые входы эле:ментов И 3 и 4, подготавлива тем самым поступление импульсов с тактовой шины 20 распределител на счетный или вычитающий входы счетчика 5. Выполнение программы по выдаче последовательности импульсов в пр мом или обратном направлении с выходов 22.1-22,п распределител опре дел етс состо нием RS-триггера 2. Если триггер 2 находитс в нулевом состо нии, то сигнал с нулевого выхода триггера 2 разрешает прохождение импульсов с тактовой шины 20 через элемент И 4 на суммирующий вход счетчика 5 и программа вьщачи импульсов будет вьщаватьс в пр мом направлении. Если триггер 2 будет в единичном состо нии, то тем самым будет подготовлен элемент И 3 к прохождению тактовых импульсов с шины 20 на вычитающий вход счетчика 5. В этом случае программа выдачи импульсной последовательности будет исполн тьс в обратном направлении. С третьей информационной шины 21 распределител импульсов на информационные входы п дополнительных счетчиков 12.1-12.П занос тс коды длин выходных импульсов дл соответствуюих каналов распределител . Длительность выходных импульсов в каналах распределител кратна периоду следовани тактовых импульсов с тактовой шины 20. Сигнал с тактовой шины 20 через 5 элемент 8 задержки стробирует вьдачу импульсов с выходов блока 9 элементов И. Задержка сигнала на элементе В исключает вление гонок в св зи с не нулевым временем переходных процессовО в счетчике 5. Таким образом, если соответствующий разр д регистра 7 находитс в нулевом состо нии, то с выхода первого блока 9,элементов И на S-БХод RS-триггеров 10.1-10.п со- 15 The invention relates to automation and computing and can be used in devices for the distribution of pulse signals. The main author number 1057935 has a gene distributor that contains a decoder counters, two And elements, two RS flip-flops, a register, a block of And elements, and a delay element, the S-input of the first trigger being the first control bus my output of the first RS trigger is connected to the first input of the first element I, the second input of which is connected to the clock bus, the output of the first element I is connected to the summing counter, whose outputs are connected to the inputs of the decoder, the first information bus of the distributor is connected to the information input yes and a counter, the subtracting input of which is connected to the output of the second element I, the first input of which is connected to the direct output of the first RS trigger, the second input of the second element I is connected to the clock bus of the distributor, the second 5framing bus of which is connected to the S-input of the second RS- trigger, the direct output of which is connected to the third input of the second element And, a third control bus is connected to the R input of the second RS flip-flop, the inverse output of which is connected to the third input of the first element And, the second information bus of the distributor not on the input of the register, the outputs of which are connected to the first inputs of the first block of elements And, the second inputs of which are connected to the outputs of the decoder, the clock of the distributor through the delay element is connected to the synchronizing input of the block of elements: To and whose outputs are outputs distributor (j A disadvantage of the known distributor is the limited functionality due to the limited range of variation of the duration of the output pulses. The duration of the output pulses is the value of constant and equal to the duration of the clock pulses. The purpose of the invention is to expand the functionality of the distributor by programming the duration of the output pulses. 22 The goal is achieved by the addition of n RS-flip-flops, n additional elements AND, n additional counters, 11 OR elements and n one-oscillators to the pulse distributor, with one third of the pulse distributor information bus connected to the corresponding information inputs n additional counters, single outputs which are connected to the inputs of p IL elements, the outputs of which are connected to the inputs of n single vibrators, the outputs of which are connected to the R inputs of the corresponding n short-circuits, the outputs of the first block elements- And connected to the corresponding B-inputs n RS-flip-flops, single outputs of which are connected to the first inputs n additional elements I. The second inputs of which are connected to the output of the delay element, outputs n additional elements And connected to the corresponding subtractive inputs n additional counters, single the outputs of the n RS-flip-flops are upstream of the pulse distributor. The drawing shows the functional diagram of the pulse distributor. The pulse distributor contains the first RS flip-flop 1, the second RS-flip-: ger 2, the second IZ element, the first element I 4, the counter 5, the decoder 6, register 7, the delay element 8, the first block 9 elements I, p. RS triggers 10.1 -10.p, p additional elements And 11.1-11.P, p additional counters 12.1-12.P, p elements OR 13.1-13.P, p one-shot 14.1-14.p, second information bus 15, first information bus 16 , the first control bus 17, the second control bus 18, the third control bus 19, the cycles 5to bus 20, the third information bus 21 and the outputs 22.122 .p of the distributor pulses. The first information bus 16 is connected to the information input of the counter 5, the output of which is connected to the input of the decoder 6. The second information bus 15 is connected to the information input of the register 7, the output of which is connected to the first inputs of the first block 9 of the elements I. The outputs of the decoder 6 are connected to the second inputs The first block of 9 elements I. The first control bus 17 is connected to the input of the first RS flip-flop 1, the direct output of which is connected to the first inputs of the second 3 and first 4 elements I, and the second control bus 18 is connected to the S-input of the second RS-three Hera 2, the direct output of which is connected to the third input of the second element I 3. The inverse output of the second RS trigger 2 is connected to the third input of the first element I 4. The clock bus 20 is connected to the second inputs of the first 4 and second 3 elements And, as well as with the input of the delay element 8 The output of the first element 4 is connected to the summing input of the counter 5, the subtractive input of which is connected to the output of the second element 3. The output of the delay element 8 is connected to the synchronizing input of the first block 9 of the elements I H cops 11.1-ll.n. The outputs of the first block of 9 elements And are connected to the corresponding S-BXO-s of the n RS-flip-flops 10.1-10. P. The direct inputs of RS-flip-flops 10.1-10.P are connected to the first inputs n of additional elements And t1.1-11.p. Outputs p of additional elements And P.1-11. P are connected to subtractive inputs of p additional counters 12,1-12. P. The third information bus 21 is connected to the information inputs of the additional counters 12.1-12. An input of which is connected to the inputs of the n elements OR t3.1-1.3. The outputs of the OR elements 13.1-13.p are connected to the inputs of n 14.1-14.P single-oscillators, output1 of which are connected to the R-inputs of the corresponding RS-flip-flops 10.110 .p. The direct outputs of the RS-flip-flop 10.1-tO.n are outputs 22.1-22. pulse distributor. The pulse distributor operates as follows. In the initial state, the elements of the distributor memory are in the zero state. According to the first information worm 16, the counter defining the initial channel of the pulse of the equation is written to the counter 5. If it is necessary to use pulses, starting from the first channel, the code is zero. In case of a code, starting from the last channel, this code should be single. The second 18 or third 19 control busbars of the distributor receive a signal that determines the order in which the pulses are issued (in the forward or reverse direction). For example, when a signal is received from the third control bus 19, RS-flip-flop 2 will remain in the zero state, which will determine whether pulses are sent in the forward direction. From the second information bus 15, the register 7 records the code defining the channels that are prohibited for outputting control pulses. If a zero code is written to register 7, then this determines the complete program of pulsing across all channels. From the third information bus 21 of the pulse distributor in n additional counters 12.1-12. The output pulse length codes for the corresponding channels are received, which are multiples of the clock pulse following period. The start of the distributor produces, from the signal cm, coming from the first control bus 17 to the 8th input of the RS trig; er 1. This signal sets the RS flip-flop 1 to one. The signal from the single output of trigger 1 is fed to the first inputs of elements I 3 and 4, thus preparing the arrival of pulses from the clock bus 20 of the distributor to the counting or subtracting inputs of counter 5. Running a program for issuing a sequence of pulses in the forward or reverse direction from the outputs 22.1-22, p of the distributor is determined by the state of RS-flip-flop 2. If flip-flop 2 is in the zero state, then the signal from the zero output of flip-flop 2 permits the passage of pulses from the clock bus 20 through the AND 4 element to the summing input The counter 5 and the pulse program will be directed in the forward direction. If trigger 2 is in one state, then element 3 will be prepared for passing clock pulses from bus 20 to subtracting input of counter 5. In this case, the program for issuing a pulse sequence will be executed in the opposite direction. From the third information bus 21 of the pulse distributor to the information inputs of the additional counters 12.1-12. The codes of the lengths of the output pulses for the corresponding distributor channels are entered. The duration of the output pulses in the distributor channels is a multiple of the clock cycle from the clock bus 20. The signal from the clock bus 20 through 5 delay element 8 gates the pulse output from the outputs of block 9 elements I. The signal delay on element B eliminates the phenomenon of racing due to non-zero transient time in counter 5. Thus, if the corresponding register bit 7 is in the zero state, then from the output of the first block 9, the AND elements on S-BHOD of the RS-flip-flops 10.1-10.
ответствующего канала распределител поступит импульс. Этот импульс перебросит соответствующий RS-триггер 10.1-10.п в единичное состо ние и одновременно на выход распределител будет вьщан сигнал логической единицы , который подготовит соответствующий элемент П 11.1-11.п дл прохождени очередного тактового импульса на вычитающий вход счетчика 12. -12 .п. corresponding channel of the distributor will receive a pulse. This pulse will transfer the corresponding RS-trigger 10.1-10.p to the unit state and at the same time the logical unit signal will be output to the distributor output, which will prepare the corresponding element P 11.1-11.p to pass the next clock pulse to the counting input of the counter 12. -12 .P.
Очередной тактовый импульс с шины 20 устанавливает счетчик 5 в соответствующее состо ние и на определенном выходе блока 9 элементов И по вл етс .импульс, который перебрасьтает соответствующий RS-триггер 10.110 .П в единичное состо ние, и на следующий выход 22.1-22.П начнетс выдача выходного импульса. Одновременно тактовьй импульс через п цопол нительных элементов И 11.1-11.п,в каналы которых вьщаютс выходные импульсы , поступает на вычитающие входы п дополнительных счетчиков 12.t12 .п. С приходе очередного тактового4() юшульса содержимое соответствующего счетчика 12.1-12.П умёньщаетс на The next clock pulse from the bus 20 sets the counter 5 to the appropriate state and at a certain output of the block 9 of the elements. And there appears a pulse that flips the corresponding RS flip-flop 10.110 .P to the single state, and to the next output 22.1-22.P the output pulse starts. At the same time, a clock pulse, through the complementary elements of AND 11.1-11.p, into the channels of which output pulses are fed, goes to the subtractive inputs and additional counters 12.t12.p. With the arrival of the next clock4 () jushul, the contents of the corresponding counter 12.1-12.P changes by
обнул ет его и тем самым запрещает вьщачу импульса в соответствующий канал распределител .embraces it and thus prohibits impulse penetration into the corresponding distributor channel.
Отличие в работе распределител в режиме обратной вьдачи импульсов заключаетс в том, что с информационной шины 16 на информационный вход счетчика.5 записываетс единичный код, а на управл ющую шину 18 поступает сигнал, которьй установит триггер 2 в единичное состо ние. 1ак- товые импульсы с тактовой шины 20 через элемент и 3 поступают на вычитающий вход счетчика 5, содержимое единицу. По мере выполнени программы определенный тактовый импульс обнул ет соответствующий счетчик. Обнуление п дополнительных счетчиков 12.112 .П определ ет запрет выдачи выходного импульса на соответствующий выход 22.1-22.п. При обнулении счетчика на выходе соответствующего элемента ИЛИ 13.1-13.П по вл етс сигнал логического нул и по перепаду сигнала с логической единицы на логический нуль на выходе соответствующего одновибратора 14.1-14.П по вл етс импульс. Этот импульс поступает на R-вход соответствующего RS-триггера, 30 которого будет уменьшатьс . В остйль- ном работа распределител импульсов аналогична, Технический эффект от использовау нн предлагаемого распределител зак ;1лючаетс в расширении его функциональ .ных возможностей в результате формировани выходных импульсов произвольной длительности, программа которых может заноситьс и отрабатыватьс дополнительно введенным блоком счетчиков .The difference in the operation of the distributor in the pulse back-up mode is that from the information bus 16 to the information input of the counter. 5 a single code is written, and a signal arrives on the control bus 18, which will set the trigger 2 in the state. 1-stroke pulses from the clock bus 20 through the element and 3 are fed to the subtracting input of counter 5, the contents are one. As the program progresses, a certain clock pulse zeroes the corresponding counter. Resetting n additional counters 12.112. П determines the prohibition of output pulse output to the corresponding output 22.1-22.p. When the counter is zeroed, the signal of the logical zero and the signal from the logical unit to the logical zero appear at the output of the corresponding single-oscillator 14.1-14.P at the output of the corresponding element OR 13.1-13.P. This pulse arrives at the R input of the corresponding RS flip-flop, 30 of which will decrease. In the normal operation of the pulse distributor is similar, the technical effect of using the proposed distributor zak; 1 is to expand its functional capabilities as a result of the formation of output pulses of arbitrary duration, the program of which can be entered and worked through by the additionally introduced block of counters.