Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам , |{ может быть применено при созданш надежных систем обработки данных. Известно запоминающее устройство, содержащее накопитель, подключенный к блокам считывани и записи 1. Однако отсутствие в коде выбранного информационного слова информации о работоспособности внутренних элементов запоминающего устройства приводит к невозможности определени без значительных дополнительных аппаратурных затрат достоверности выдаваемой из запоминающего устройства информации. Наиболее близким к изобретению вл етс магнитное оперативное запоминающее устройство матричного типа, содержащее регистры адреса X и Y и усилители-формирователи X и Y к соответствующим адресным щинам ферритовой матрицы, обмотки считывани которой подключены через вентили запрета и через усилители считывани - к регистру кода числа 2. В данном устройстве код адреса считываемого слова подаетс на дещифраторы X и Y, с выходов которых по сигналу «Считывание усиленные сигналы поступают на считывание записанного информационного слова. Записанное слово воспроизводитс путем перемагничивани выбранных сердечников и запоминаетс на регистре кода числа, как результат пр мого чтени информационного слова 2. Однако отсутствие в коде выбранного слова информации о работоспособности внутренних элементов указанного запоминающего устройства снижает его надежность.. Цель изобретени - повыщение надежности устройства за счет получени дополнительной информации о состо нии элементов запоминающего устройства. Поставленна цель достигаетс тем, что в магнитное оперативное запоминающее устроиство , содержащее последовательно соединенные первый регистр адреса, первый дещифратор адреса и формирователи сигналов первой группы, последовательно соединенные второй регистр адреса, второй дещифратор адреса и формирователи сигналов второй группы, накопитель, состо щий из запоминающих матриц на ферритовых сердечниках, прощитых адресными обмотками и обмотками считывани , одни концы которых подключены к щине нулевого потенциала, другие соответственно - к выходам формирователей сигналов групп и к входам усилителей считывани , триггеры, выходы которых подключены к одним из входов элементов И, введены дополнительные триггеры и группы элементов И, причем вход каждого триггера подключен к выходу первого элемента И одноименной группы, а выход - к первым входам второго и третьего элементов И одноименной группы, вход каждого дополнительного триггера соединен с выходами четвертого и п того элементов И одноименной группы, а выход - с первым входом щестого элемента И одноименной группы, первые входы первого, четвертого и п того элементов И каждой группы подключены к выходу соответствующего усилител считывани , выход каждого второго элемента И группы соединен с вторым входом четвертого элемента И одноименной группы, вторые входы первых, вторых, третьих, п тых и щестых элементов И групп вл ютс соответственно управл ющими входами устройства, с первого по ,п тый, выходы третьего и щестого элементов И групп вл ютс информационными выходами устройства. На чертеже изображена функциональна схема магнитного оперативного запоминающего устройства, например k-разр дного (где k ;Я, целое). Устройство содерх ит первые регистр 1 адреса и дещифратор 2 адреса и первую группу формирователей 3 сигналов, относ щиес к координате X устройства, вторые регистр 4 адреса и дещифратор 5 адреса и вторую группу формирователей 6 сигналов, накопитель, состо щий из запоминающих матриц 7i-7к на ферритовых сердечниках 8, прощитых адресными обмотками 9 и 10 и обмотками 11 (-11к считывани , одни концы которых подключены к щине 12 нулево-, го потенциала, а другие соответственно - к выходам формирователей 3 и 6 и к входам усилителей 13i-13к считывани . Устройство также содержит элементы И 14к, триггеры 15t-15к, образующие регистр пр мого кода, дополнительные триггеры 16 16к, образующие регистр инверсного кода, и группы элементов И, кажда из которых состоит из элементов И с первого по щестой (например, элементы И 17i-221 с первого по щестой k- группа - элементы И 17к- 22к с первого по щестой). Устройство работает следующим образом . Предположим, что по первому адресу в матрицах 7i-7к хранитс информационное слово, записываемое кодом «10...1 соответственно , код адреса числа записываетс в регистрах 1 и 4 с дальнейщей его подачей на дещифраторы 2 и 5. На одном из выходов каждого дещифратора возникает сигнал, который формируетс формировател ми 3 и 6 и при поступлении сигнала «Считывание 1 направл етс по соответствующим адресным обмоткам 9 и 10. Дл нащего случа , чтобы произвести считывание информационного слова с первого адреса матриц 7, -7, усиленные и сформированные сигналы поступают на первые адресные обмотки 9 и 10. Сердечники, наход щиес на пересечении возбужденных обмоток 9 и 10 и в которых был записан код «1 (что соответствует нахождению сердечника в состо нии « + В), перемагничиваютс в состо ние «-В. При этом в обмотках 11( - UK считывани формируютс сигналы, которые усиливаютс соответственно усилител ми 13i-13к и через элементы И 14 i- 14к подаютс на запись. «1 в триггеры 151- 15к, в которых хранитс пр мой код слова. Так как выбранный сердечник матрицы второго разр да находитс в состо нии «-В, то на выходе обмотки 11 гсчитывани сигнал не формируетс в триггер 15 ги остаетс пребывать в состо нии «О. Таким образом, по сигналу «Считывание 1 на регистре пр мого кода хранитс код выбранного слова «10...1, который выдаетс на выход путем подачи сигнала «Строб выдачи пр мого кода информационного слова элементов И 19 - 19к. После прохождени сигнала «Считывание 1 происходит формирование на регистре инверсного кода записанного информационного слова, дл чего подаетс сигнал «Счи тывание 2 одновременно на формирователи 3 и 6, а также на одни входы элементов И , на другие входы которых поступают сигналы соответственно с триггеров 15i-15к. Сформированный сигнал «1 на выходе элементов И 18 i и 18к подаетс соответственно на одни входы элементов И 20 t и 20к, на другие входы которых подаютс с усилителей 13 i и 13к сигналы результата опроса состо ни «-В выбранных сердечников матриц первого и k-ro разр дов. При нормально работающем запоминающем устройстве единичные сигналы с выходов элементов И 18 i и 18 к не поступают через элементы И 20 t и 20к на входы триггеров 161 и 6к, которые вследствие этого не измен ют своего «нулевого состо ни . Таким образом, формируютс «нули инверсного кода информационного слова, подтвержда превыбание сердечников, перешедших по сигналу «Считывание 1 из состо ни « + В в состо ние «-В. Дл нашего случа после этапа «Формирование нулей инверсного кода на регистре инверсного кода будет хранитьс код «00...О После выполнени этапа «Формирование нулей инверсного кода информационного слова осуществл етс формирование его «единиц и восстановление считанного информационного слова. Дл этого на формирователи 3 и 6 подаетс сигнал «Запись, по которому вь1бранные сердечники матриц первого, второго и k-ro разр дов перевод тс из состо ни «-В4 в состо ние «-I-В/. Затем подаетс сигнал «Считывание 3 на формирователи 3 и 6 на одни входы элементов И 14ь 14 2 и 14к, на другие входы которых завод тс соответственно сигналы с единичных выходов триггеров 15i, 15 2 и 15к. Наличие единичных сигналов с выходов триггеров 151 и 15к: на входах элементов 14 1 и 14 к позвол ют осуществл ть соответственно формирование импульса запрета считывани выбранных сердечников матриц первого и k-ro разр дов по обмоткам считывани 111 и 11к через элементы И 141 и 14к. Вследствие выработки импульсов запрета данные сердечникипосле окончани импульса «Считывание 3 продолжают оставатьс в состо нии «-ЬВ (т. е. в исходном состо нии), Так как во врем подачи сигналов «Считывание 3 на вход элемента И Игпоступает нулевой сигнал с триггера 15 а то на его выходе не вырабатываетс сигнал запре считывани выбранного сердечника матрицы второго разр да. Вследствие этого данный сердечник переходит из состо ни «-ЬВ в состо ние «-В, а возникший сигнал - с обмотки 112 на элемент И 21 г на другой вход которого продолжает поступать сигнал «Считывание 3. При наличии указанных сигналов на входе элемента И 21 2 на его выходе вырабатываетс сигнал перевод щий триггер 16 г в единичное состо ние . Таким образом, после этапа восстановлени исходного информационного слова на регистре пр мого кода хранитс пр мой код слова «10...1, на регистре инверсного кода инверсный код информационного слова «01... ... который выдаетс на выход устройства путем подачи сигнала «Строб выдачи инверсного кода на элементы И 22i, 22jLt 22. Режим записи информации в запоминающее устройство обеспечиваетс последовательной подачей сигнала «Запись на формирователи 3 и 6 с одновременной посылкой кода записываемого слова на регистр пр мого кода с дальнейшей подачей сигнала «Считывание 3. Режим записи в этом случае осуществл етс аналогично изложенному. Применение предлагаемого устройства позвол ет повысить информационную надежность , так как без введени дополнительной информационной избыточности можно проводить анализ состо ни работоспособности запоминающего устройства по анализу информации, содержащейс на регистрах пр мого и инверсного кода информационного слова.The invention relates to computing technology, in particular, to storage devices, | {can be applied when creating reliable data processing systems. A memory device containing a drive connected to the read and write blocks 1 is known. However, the absence of information in the code of the selected information word about the health of the internal elements of the memory device makes it impossible to determine the reliability of information output from the memory device without significant additional hardware costs. The closest to the invention is a matrix-type magnetic random-access memory containing the address registers X and Y and the shaping amplifiers X and Y to the corresponding address of the ferrite matrix, the read windings of which are connected through the inhibit gates and the readout code 2 In this device, the code of the address of the word being read is fed to decipherors X and Y, from the outputs of which, by the signal "Read, the amplified signals are sent to read the recorded information word." The recorded word is reproduced by reversing the selected cores and is stored on the number code register as a result of the direct reading of information word 2. However, the lack of information in the code of the selected word about the health of the internal elements of the specified storage device reduces its reliability. The purpose of the invention is to increase the reliability of the device due to obtaining additional information about the state of the elements of the storage device. The goal is achieved by the fact that a magnetic operative storage device containing serially connected first address register, first address decryptor and first group signal conditioners, second address register connected in series, second address decryptor and second group signal conditioners, storage consisting of storage matrices on ferrite cores with address windings and read windings, one ends of which are connected to a zero potential bus, others are nano - to the outputs of the signal conditioners of the groups and to the inputs of the read amplifiers, triggers whose outputs are connected to one of the inputs of the AND elements, additional triggers and groups of AND elements are introduced, with the input of each trigger connected to the output of the first element AND of the same name group, and the output to the first inputs of the second and third elements of the group of the same name, the input of each additional trigger is connected to the outputs of the fourth and fifth elements of the group of the same name, and the output is connected to the first input of the analog element of the group of the same name, n The first inputs of the first, fourth, and fifth elements AND of each group are connected to the output of the corresponding read amplifier, the output of each second element of the AND group is connected to the second input of the fourth element AND of the group of the same name, the second inputs of the first, second, third, fifth and generic elements AND groups are, respectively, the control inputs of the device, from the first to the fifth, the outputs of the third and secondary elements and groups are the information outputs of the device. The drawing shows a functional diagram of a magnetic random access memory, for example, a k-bit (where k; I, a whole). The device contains the first address register 1 and the address 2 decryptor and the first group of drivers of 3 signals related to the X coordinate of the device, the second register of 4 addresses and the address 5 of the address and the second group of drivers of 6 signals, the drive consisting of memory matrices 7i-7k on ferrite cores 8, driven by address windings 9 and 10 and windings 11 (-11k readings, one ends of which are connected to a bar 12 of zero potential, and others, respectively, to the outputs of the formers 3 and 6 and to the inputs of the 13i-13k readout amplifiers Device It also contains AND 14k elements, 15t-15k triggers that make up the direct code register, additional 16 16k triggers that make up the inverse code register, and the I group of elements, each of which consists of AND elements from the first through ( 221 from the first to the right k-group - elements AND 17k-22k from the first to the scratch.) The device works as follows. Suppose that at the first address in the matrices 7i-7k there is an information word written with the code "10 ... 1 respectively, the code of the address of the number is written in registers 1 and 4 with its further by applying to decipherors 2 and 5. At one of the outputs of each decipher, a signal is generated which is formed by the formers 3 and 6 and when the signal is received, "Read 1 is sent to the corresponding address windings 9 and 10. For the general case, to read the information word from the first address of the matrices 7, -7, the amplified and formed signals arrive at the first address windings 9 and 10. The cores located at the intersection of the excited windings 9 and 10 and in which the code “1” was written (which corresponds to the location of the core in The " + B) reverses to " -B. At the same time, in the windings 11 (- UK readings, signals are formed which are amplified by amplifiers 13i-13k, respectively, and are sent to the recording through the elements I 14 and 14k. "1 to the trigger 151-15k, in which the direct code of the word is stored. Since the selected core of the second-bit matrix is in the "-B" state, then at the output of the readout winding 11, the signal is not generated in the trigger 15, it remains to remain in the "O" state. Thus, the signal "Read 1 on the direct code register stores the code the selected word "10 ... 1, which is output by sending a signal The strobe of issuing the forward code of the information word of the AND elements 19-19. After passing the signal "Reading 1, the inverse code of the written information word is formed on the register, for which the signal" Reading 2 is simultaneously sent to drivers 3 and 6, as well as to the same inputs And elements, to the other inputs of which signals are received respectively from the 15i-15k flip-flops. The generated signal "1 at the output of the And 18 i and 18k elements is fed to one input of the And 20 t and 20k elements, respectively, to the other inputs from amplifiers 13 i and 13 k signals of the result of polling of the state of the selected cores of the matrices of the first and k-ro bits. With a normally working storage device, single signals from the outputs of the And 18 i and 18 K elements do not flow through the And 20 t and 20 k elements to the inputs of the trigger 161 and 6k, which consequently do not change their "zero state". Thus, the "zeros of the inverse code of the information word are formed, confirming that the cores that have passed on the signal" Read 1 from the state "+ B to the state" -B. For our case, after the step "Formation of zeros of the inverse code", the code "00 ... O" will be stored on the register of the inverse code. For this, shapers 3 and 6 are given a “Record” signal by which the selected cores of the matrices of the first, second, and k-ro bits are transferred from the state “-B4 to the state” -I-B /. Then, the signal is read 3 to the drivers 3 and 6 to one input of the elements And 14 14 14 2 and 14k, to the other inputs of which the signals from the single outputs of the flip-flops 15i, 15 2 and 15k are respectively input. The presence of single signals from the outputs of the flip-flops 151 and 15k: at the inputs of elements 14 1 and 14 k, respectively, the formation of a pulse prohibiting the reading of selected cores of matrices of the first and k-ro bits through the read windings 111 and 11k through the elements 1414 and 14k. Due to the generation of impulse pulses, these cores after the end of the impulse "Read 3 continue to remain in the" -BB state (i.e., in the initial state), since during the signaling of "Read 3 to the input of the EI element, a zero signal comes from the trigger 15 then, at its output, a blocking signal is not generated for the selected second-stage matrix core. As a result, the core goes from the state "-BB to the state" -B, and the resulting signal from the winding 112 to the element AND 21 g to another input which continues to receive the signal Read 3. If these signals are present at the input of the element AND 21 2, at its output, a signal is generated which translates a 16 g trigger into one state. Thus, after the step of restoring the original information word, the direct code register stores the direct code of the word "10 ... 1, and on the inverse code register the inverse code of the information word" 01 ... ... which is output by the device by giving a signal The strobe of issuing the inverse code to AND 22i, 22jLt 22 elements. The mode of recording information into the memory device is provided by sequentially sending the signal "Writing to drivers 3 and 6 with simultaneous sending of the code of the written word to the forward code register with further feeding Signal 3 signal. In this case, the write mode is performed in the same way as described above. The application of the proposed device allows to increase information reliability, since without introducing additional information redundancy, it is possible to analyze the state of operability of a storage device by analyzing information contained on the registers of the direct and inverse information word code.