Изобретение относитс к вычислительной технике и может быть использовано в устройствах обмена информацией , в частности дл организации доступа к устройству общего пользовани , например, общей информационно-адресной магистоали. Известно многоканальное приоритет ное устройство, содержащее а каждом канале триггер запроса, выход которого соединен с первым входом элемен та подтверждени запроса и, через элемент передачи разрешени , с входом разрешени следующего канала Cl Недостатком устройства вл етс возможность одновременного предоставлени разрешени нескольким каналам что приводит к сбою системы, в которой используетс данное устройство. Кроме в устройстве происходит Прохджде ие кратковременных ложных импульсов подтверждени запроса йа 8Ь1гсод-канала, на входе которого отсутствует сигнал запроса, при поступлении на соответствующий вход данного канала сигнала разрешени . Наиболее близким к изобретению Явл етс многоканальное приоритетное устройство, содержащее в каждом канале триггер запроса, триггер подтве1УЖДевиз1 запроса, вход которого соединен с выкодом триггера запроса а выход вл етс выходом каждого канала устройства j элемент И, элемент задержки и триггер компенсации, причем вход элемента задержки вл етс входом разрешени каждого канала уст ройства и соединен с первым входом триггера компенсации, выход элемента задержки соединен с вторьм входом триггера компенсации, выход которого соединен с первым входом элемента И, выход которого соединен с входом разрешени следующего канала устройства , а установочные входа триггеров з апроса и подтверждени запроса вл ютс соответственно первым и вторым входами установки каждого канапа.2Т Недостатком известного устройства вл етс ненадежность обусловленна отсутствием запоминани импульсных сигналов запроса, когда они поступаю в момент обслуживани канала с меньшим , чем у данного, приоритетом. Кроме того, устройство имеет отнЬСитёльно сложную схему по количест ву элементов. Цель изобретени - повышение надежности работы устройства за счет уменьшени веро тности потери запросов и сокращени объема оборудовани . Поставленна цель достигаетс тем, что в многоканальном устройстве приоритета , содержащем каналы, каждый из которьк включает триггер запроса, триггер подтверждени запроса, элемент , триггер компенсации и элемент И, причем в каждом канале вход установки в ноль триггера запроса соединен с первым входом установки устройства, выход триггера запроса соединен с информационным входом триггера подтверждени запроса , вход сброса которого соединен с вторым входом установки устройства, пр мой выход триггера подтверждени запроса соединен с соответствующим выходом разрешени устройства, вход элемента задержки соединен с входом сброса триггера компенсации и входом разрешени своего канала, выход элемента задержки соединен с тактовым входом триггера компенсации, выход триггера компенсации соединен с первым Входом элемента И, выход которого в каждом канале, кроме последнего, соединен с входом разрешени следующего канала, вход разрешени первого канала соединен с входом опроса устройства, в каждом канале вход установки в единицу триггера запроса соединен с соответствующим входом запроса устройства, тактовый вход триггера подтверждени запроса соединен с входом разрешени своего канала , пр мой вьтход триггера подтверждени запроса соединен с тактовым входом триггера запроса своего канала, инверсный выход триггера подтверждени запроса соединен е вторым входом элемента И, информационные входы триггеров запроса и компенсации соединены соответственно с входами логического нул и логической единицы устройства. I На чертеже изображена структурна схема устройства. Устройство содер сит каналы 1, каждый из которых.включает триггер 2 запроса, триггер 3 подтверждени запроса , элемент 4 задержки, триггер 5 компенсации, элемент И 6, вход 7 опроса устройства, вход 8 запроса устройства , выход 9 разрешени устройства, первый вход 10 установки устройства, второй вход 11 установки устройства. Устройство приводитс в исходное состо ние воздействием короткого 31 сигнала низкого уровн на входы 10 I1, после чего на выходе триггера 2 и пр мом выходе триггер 3 устанавливаетс сигнал О, а на инверсном выходе триггера 3 - сигнал 1. В исходном состо нии на входе & имеетс высокий, а на входе 7 ниаики уровни. Сигнал низкого уровн с входа разрешени поступает на вход сброса триггера 5, устанавлива его в состо ние О. Сигнал разрешени подаетс сигналом высокого уровн , а сигнал запроса - сигналом низкого уровн . Устройство работает следующим образом. Импульсный сигнал запроса низкого уровн поступает йа вход 8, а с него на вход установки в состо ние I триггера 2, переключа указанный триггер в состо ние 1. Сигнал разрешени высокого уровн , поступа ющий на вход 7, подаетс на синхронизирующий вход триггера 3, переклю ча его в состо ние, соответствующе состо нию триггера 2 на этот момент времени и на вход установки тригге|ра 5, разреша его работу, а также на в элемента 4 задержки. С выхода элемента 4 задержки сигнал разрешени поступает на синхронизирующий вход триггера 5, информационный вход которого соединен с потенциалом 1, переключа триггер в состо ние 1. С выхода триггера 5 уровень 1 поступает на вход элемента И 6. При отсутствии запроса, т.е. наличи низкого уровн на выходе триггера 4 2, состо ние триггера 3 не измен етс и на его инверсном выходе присутствует сигнал 1, разреша прохождение задержанного в элементе 4 задержки и триггере 5 сигнала разрешени на выход элемента И 6, соединенный во всех каналах, кроме последнего, с входом разрешени следующего канала . При наличии запроса, т.е. сигнала высокого уровн на выходе триггера 2 в момент прихода лтереднего фронта сигнала разрешени , происходит переклктение триггера 3 в состо ние 1. Сигнал с пр мого выхода триггера 3 поступает на выход 9 разрешени и на вход синхронизации триггера 2, информационный вход которого подключен к потенциалу О, переключа триггер 2 в исходное состо ние. Сигнал О с инверсного выхода триггера 3 в этом случае блокирует прохождение сигнала разрешени , задержанного на элементе 4 и триггере 5, на выход элемента И 6. После переключени триггера 2 в исходное состо ние устройство готово к записи следующего сигнала запроса . Установка триггера 3 в исходное состо ние производитс подачей сигнала низкого уровн на вход S1 от устройства, получивпгего сигнал разрешени , через интервал времени, определ емый прин тым дл данной сиетем интерфейсом. Изобретение позвол ет повысить надежность работы устройства и сократить объем его оборудовани .The invention relates to computing technology and can be used in information exchange devices, in particular, for providing access to a public device, for example, a general information and address mainstream. A multi-channel priority device is known that contains a request trigger trigger on each channel, the output of which is connected to the first input of the request confirmation element and, through the permission transfer element, the next channel Cl enable input. The device’s disadvantage is the ability to simultaneously grant the resolution to several channels, which leads to failure the system in which this device is used. In addition to the device, a brief short-term spurious confirmation pulse of a request for a S1 / gsod channel, at the input of which there is no request signal, occurs when the enable signal arrives at the corresponding input of this channel. Closest to the invention is a multichannel priority device containing a request trigger trigger on each channel, a request confirmation trigger, whose input is connected to a request trigger trigger and the output is the output of each device channel j, the delay element and the compensation trigger, and the input of the delay element is the resolution input of each channel of the device and is connected to the first input of the compensation trigger, the output of the delay element is connected to the second input of the compensation trigger, the output of which is N with the first input of the element, whose output is connected to the enable input of the next channel of the device, and the setup inputs of the request and request confirmation triggers are the first and second inputs of the installation of each channel respectively. A disadvantage of the known device is the unreliability caused by the lack of storage of the request pulse signals when they arrive at the time the channel is served with a lower priority than this. In addition, the device has a relatively complex scheme for the number of elements. The purpose of the invention is to increase the reliability of the device by reducing the likelihood of losing requests and reducing the amount of equipment. The goal is achieved by the fact that in a multichannel priority device containing channels, each of which includes a request trigger, request confirmation trigger, element, compensation trigger and AND element, with the input of setting the request trigger zero to each channel, the request trigger output is connected to the information input of the request confirmation trigger, the reset input of which is connected to the second device setup input, the direct output of the request confirmation trigger is connected to By the corresponding output of the device, the input of the delay element is connected to the reset input of the compensation trigger and the input input of its channel, the output of the delay element is connected to the clock input of the compensation trigger, the output of the compensation trigger is connected to the first input of the I element, the output of which in each channel except the last is connected with the next channel enable input, the first channel enable input is connected to the device polling input, in each channel the installation input into the request trigger unit is connected to the corresponding The device request input, the clock input trigger of the request confirmation is connected to its channel's enable input, the direct input of the request confirmation trigger is connected to the clock input of the channel's request trigger, the inverse output of the request confirmation trigger is connected with the second input of the I element, the information inputs of the request and compensation triggers connected respectively to the inputs of a logical zero and a logical unit of the device. I The drawing shows a block diagram of the device. The device contains channels 1, each of which includes a request trigger 2, a request confirmation trigger 3, a delay element 4, a compensation trigger 5, an AND 6 element, a device polling input 7, a device request input 8, a device resolution output 9, the first input 10 device installation, the second input 11 of the device installation. The device is reset to a short 31 low level signal at inputs 10 I1, after which the output of the trigger 2 and the direct output of the trigger 3 sets the signal O, and the inverse output of the trigger 3 signals 1. In the initial state at the input &; there is a high, and at the entrance there are 7 niaiki levels. The low level signal from the resolution input is fed to the reset input of trigger 5, it is set to the state O. The resolution signal is supplied by a high level signal, and the request signal by a low level signal. The device works as follows. The low level request pulse signal enters ya input 8, and from it the input to the installation in state I of trigger 2, switches the specified trigger to state 1. The high resolution signal received to input 7 is fed to the synchronization input of trigger 3, switch its state, corresponding to the state of trigger 2 at this time, and to the input of the installation of trigger 5, allowing its operation, as well as on delay element 4. From the output of the delay element 4, the resolution signal goes to the synchronization input of the trigger 5, the information input of which is connected to potential 1, switching the trigger to state 1. From the output of the trigger 5, level 1 goes to the input of the And 6 element. the presence of a low level at the output of the trigger 4 2, the state of the trigger 3 does not change and at its inverse output there is a signal 1, allowing the delay signal in the 4th delay and the trigger 5 of the output signal to the output of the And 6 element, which is connected in all channels except the last , with the next channel resolution enable input. If there is a request, i.e. the high level signal at trigger output 2 at the time of the arrival of the middle edge of the resolution signal, trigger 3 is switched to state 1. The signal from the direct output of trigger 3 arrives at resolution output 9 and to trigger input 2 of trigger 2, the information input of which is connected to potential O , switching trigger 2 to the initial state. The signal O from the inverse output of trigger 3 in this case blocks the passage of the enable signal delayed by element 4 and trigger 5 to the output of element 6. After the trigger 2 is reset, the device is ready to record the next request signal. Setting the trigger 3 to the initial state is performed by applying a low level signal to the input S1 from the device, having received the enable signal, at a time interval determined by the interface received for this network. The invention allows to increase the reliability of the device and reduce the amount of its equipment.
II
Ц,C,
1 one