SU1109906A1 - Device for translating m-bit binary code to threshold function code - Google Patents
Device for translating m-bit binary code to threshold function code Download PDFInfo
- Publication number
- SU1109906A1 SU1109906A1 SU823450710A SU3450710A SU1109906A1 SU 1109906 A1 SU1109906 A1 SU 1109906A1 SU 823450710 A SU823450710 A SU 823450710A SU 3450710 A SU3450710 A SU 3450710A SU 1109906 A1 SU1109906 A1 SU 1109906A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- group
- inputs
- code
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ М-РАЗРЯДНОГО ДВОИЧНОГО КОДА В КОД ПОРОГОВЫХ ФУНКЦИЙ, содержащее (М-1) групп элементов И и ИЛИ, (К + О и k (где k 1,2,...,W-1) входы устройства соединены соответственно с первыми входами элементов И «-и группы элементов И и ИЛИ и вторым входом первого элемента И К-и группы элементов И и ИЛИ, отличающее с тем, что, с целью повьпиенн его надежности, входы Р-го (где Р 1,2,...2К+1) элемента ИЛИ каждой К-й группы элементов И и ИЛИсоединены с входами Р-го элемента И той же группы элементов И и ИЛИ, второй вход 2 п -го (где t 1,2,..., к) элемента И К-й группы элементов И и ИЛИ соединен с выходом п-го элемента И К-й группы элементов И и ИЛИ, а вход ()-го элемента И 1 -и группы элементов И и ИЛИ соединен с выходом п-го элемента ИЛИ (К-1)-й группы элементов И и ИЛИ.A DEVICE FOR CONVERSION OF THE M-BITTING BINARY CODE TO THE THRESHOLD FUNCTION CODE, containing (M-1) groups of elements AND and OR, (K + O and k (where k 1,2, ..., W-1) device inputs are connected respectively to the first inputs of the elements AND "-and the group of elements AND and OR and the second input of the first element AND C-and the group of elements AND and OR, characterized in that, in order to control its reliability, the inputs of the P-th (where P 1,2, ... 2K + 1) an element OR of each K-th group of elements AND and OR are connected to the inputs of the P-th element AND of the same group of elements AND and OR, the second input is the 2 nd one (where t 1,2, ..., k) ele enta AND K-th group of elements AND and OR connected to the output of the n-th element AND C-th group of elements AND and OR, and the input () -th element AND 1 -th group of elements AND and OR connected to the output of the n-th element OR (K-1) -th group of elements AND and OR.
Description
СОWITH
;о;about
о о 1 Изобретение относитс к устройствам формировани пороговых логически функций и может использоватьс в измерительной и вычислительной аппаратуре . Известно устройство дл формировани пороговой функции, содержащее группы элементов И и ИЛИ, входы элементов И первой группы соединены с входами соответствующих элементов ИЛИ этой группы, выходы которых соединены с входами элементов И второй группы til. Недостатком устройства вл етс ограниченность функциональных возможностей . Наиболее близким к предложенному вл етс устройство преобразовани -разр дного двоичного кода в код пороговых функций, содержащее (W-1) групп элементов И и ИЛИ, К+1 и К (где k 1,2,...,W-1) входы устройства соединены соответственно с первыми входами элементов И К-и группы элементов И и ИЛИ и вторым входом первого элемента И К-и группы элементов И и ИЛИ 2. Недостатком известного устройств вл етс относительно низка надежность , что св зано с необходимостью использовани относительно боль шого количества межсоединений. Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем что в устройстве преобразован М-ра р дного двоичного кода в код пороговых функций, содержащем (М-1) групп элементов И и ИЛИ, (К+1) и К(где К 1,2,...,М- 1) входы устройства соединены соответственно с первыми входами элементов и группы элементов И и ИЛИ и вторым входом первого элемента И К-и группы элементов И и ИЛИ, входы Р-го (где Р 1 ,2,. . . ,2k +1) элемента ИЛИ каждой к-и группы элементов И и ИЛИ 62 соединены с входами Р-го элемента И той же группы элементов И и ИЛИ, второй вход 2 п-го (где п 1,2,...,К) элемента И К-и группы элементов И и ИЛИ соединен с выходом п-го элемента И k -и группы элементов И и ИЛИ, а вход (2п + 1)-го элемента И К -и группы элементов И и ИЛИ соединен с выходом элемента ИЛИ (К-1)-й группы элементов И и ИЛИ. На чертеже показана структурна схема предлагаемого устройства дл случа -4. Устройство преобразовани Л -разр дного двоичного кода в код пороговых функций содержит (ЛА-1) групп - элементов И и ИЛИ, (k+1) и К (где К 1,2,... ,ЛА-1) входы устройства соединены соответстве::но с первыми входами элементов И k-и группы элементов И и ИЛИ 1 - (К-1) и вторым входом первого элемента И К-й группы элементов И и ИЛИ 1 -К, ; входы Р-го элемента ИЛИ каждой группы элементов И и ИЛИ соединены с входами Р-го элемента И той же группы элементов И и ИЛИ, второй вход 20-го (где {1 1,2,...,k) элемента И k -и группы элементов И и ИЛИ 1 -k соединен с выходом п-го элемента И (k-1)-й группы элементов И и ИЛИ 1 - (k-1), а дход (2п+1)-го элемента И К-и группы элементов И и ИЛИ 1- k соединен с выходом п-го элемента ИЛИ (К-1)-и группы элементов И и ШТИ 1 - (К-1). Устройство работает в соответствии с таблицей, где О и 1 - единичный и нулевой логические сигналы соответственно . Предлагаемое устройство обеспечивает формирование всех пороговых функций и требует дл своей реализации только двупходовые элементы И и ИЛИ при сравнительно малом количестве межсоединений, что обеспечивает повьппение надежности.o o 1 The invention relates to devices for generating threshold logical functions and can be used in measuring and computing equipment. A device for forming a threshold function is known, containing groups of elements AND and OR, inputs of elements AND of the first group are connected to the inputs of the corresponding elements OR of this group, the outputs of which are connected to the inputs of elements AND of the second group til. The disadvantage of the device is limited functionality. The closest to the proposed is a device for converting a binary code into a code of threshold functions containing (W-1) groups of elements AND and OR, K + 1 and K (where k 1,2, ..., W-1) the inputs of the device are connected respectively to the first inputs of the elements AND To and groups of elements AND and OR and the second input of the first element AND To and groups of elements AND and OR 2. A disadvantage of the known devices is relatively low reliability, which is associated with the need to use relatively pain number of interconnects. The purpose of the invention is to increase the reliability of the device. The goal is achieved by the fact that the device is transformed by the M-ra of a single binary code into a code of threshold functions containing (M-1) groups of elements AND and OR, (K + 1) and K (where K 1,2, ..., M- 1) the inputs of the device are connected respectively to the first inputs of the elements and the group of elements AND and OR and the second input of the first element AND Q and the group of elements AND and OR, the inputs of the P-th (where P 1, 2, ..., 2k + 1) an OR element of each k-and a group of elements AND and OR 62 are connected to the inputs of the P-th element AND the same group of elements AND and OR, the second input of the 2nd n-th (where n 1,2, ..., K) element And K-and the group of elements s and and or connected to the output of the n-th element and the k -th group of elements and and or, and the input (2p + 1) -th element and k -th group of the elements and and or connected to the output of the element OR (K-1) group of elements AND and OR. The drawing shows a block diagram of the proposed device for case -4. The device for converting the L-bit binary code into the code of the threshold functions contains (LA-1) groups - elements AND and OR, (k + 1) and K (where K 1,2, ..., LA-1) the inputs of the device are connected corresponding :: but with the first inputs of the elements AND of the k-and groups of the elements AND and OR 1 - (K-1) and the second input of the first element AND of the K-th group of elements AND and OR 1 -K,; the inputs of the P-th element OR of each group of elements AND and OR are connected to the inputs of the P-th element AND of the same group of elements AND and OR, the second input of the 20th (where {1 1,2, ..., k) element AND k -and groups of elements AND and OR 1 -k is connected to the output of the n-th element AND (k-1) -th group of elements AND and OR 1 - (k-1), and the input (2n + 1) -th element I K - and the group of elements AND and OR 1- k is connected to the output of the n-th element OR (K-1); and the group of elements AND and STI 1 - (K-1). The device operates in accordance with the table, where O and 1 are single and zero logic signals, respectively. The proposed device provides the formation of all threshold functions and requires for its implementation only two-way elements AND and OR with a relatively small number of interconnects, which ensures a higher reliability.
оabout
о о oh oh
о о оLtd
о о о Ltd
1 о о1 about o
о о оLtd
о о оLtd
о о оLtd
о о оLtd
о оoh oh
о о оLtd
о о о о oh oh oh
о о оLtd
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823450710A SU1109906A1 (en) | 1982-04-07 | 1982-04-07 | Device for translating m-bit binary code to threshold function code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823450710A SU1109906A1 (en) | 1982-04-07 | 1982-04-07 | Device for translating m-bit binary code to threshold function code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1109906A1 true SU1109906A1 (en) | 1984-08-23 |
Family
ID=21015902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823450710A SU1109906A1 (en) | 1982-04-07 | 1982-04-07 | Device for translating m-bit binary code to threshold function code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1109906A1 (en) |
-
1982
- 1982-04-07 SU SU823450710A patent/SU1109906A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 683025, кл. Н 03 К 19/23, 1973. 2. Басиладзе С.Г., Гвоздев В.Я. Многовходбва мажоритарна схема совпадений большой кратности с цифровым отбором. - Приборы и техника эксперимента, 1974, № 6, с. 80 (прототип) . * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1109906A1 (en) | Device for translating m-bit binary code to threshold function code | |
SU646467A1 (en) | Digital television signal shaper | |
JPS57140026A (en) | Digital-to-analog converting circuit | |
SU903858A1 (en) | Binary to bcd code converting device | |
SU763887A1 (en) | Decimal-to-binary converter | |
SU1153323A1 (en) | Translator from binary code to binary coded decimal code | |
Berresford | A Note on Thomson's Lamp'Paradox' | |
SU1432499A1 (en) | Device for computing logic function systems | |
SU591859A1 (en) | Device for module three remnant forming | |
SU480075A1 (en) | Code Conversion Device | |
SU428439A1 (en) | DEVICE FOR TRANSFER OF INFORMATION | |
GB1281369A (en) | Improvements in and relating to logic units and analog to digital converters comprising the same | |
SU364089A1 (en) | UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi | |
SU1441483A1 (en) | Device for encoding information | |
SU734650A1 (en) | Information input device | |
SU495658A1 (en) | Walsh function generator | |
SU147112A1 (en) | Multichannel voltage conversion method to code | |
SU716036A1 (en) | Arrangement for converting signals of two-gradation image | |
SU1499458A1 (en) | Pulse number multiplier | |
SU705676A1 (en) | Ring switching circuit | |
SU1462485A2 (en) | Series-to-parallel code converter | |
SU570207A1 (en) | Device for transmission of conter digital multichannel data | |
SU1062707A1 (en) | Device for majority sampling of asynchronous signals | |
SU1277377A1 (en) | Signal distributor with ternary sequence of switching channels | |
SU1089573A1 (en) | Device for executing direct and inverse conversion of numbers from residual glass system code to binary code |