Claims (1)
. ,- I; Изобретение Относитс к области вьгшслительной техник н и может быть использован в устройствах передачи изображений. Известны устройства дл кодиров;ани сигналов декодировани двухградационных изображений , со держащие входной регистр, соединенны с первым дешифратором, счетшпс, соединенный со вторым дешифратором, выходной peracTjp, первый вход которого соединен со входом первого дешифратора, управл емьй генератор импульсов, выход которого соединен с первым входом счетчика, блок формировани фазы сигнала, первый вход которого подключен . к выходу второго дешифратора, первый вь1ход ко входу управл емого генератора импульсов, а второй выход - ко второму входу выходного регистра 1. Однако, известное устройство имеет недостаточную достоверность формируемых сигналов вследствие его сложности., Цель изобретени - повышение достоверности формируемь1х сигналов. Дл этого в устройство введены блоки совпадени , первы входы которых соединены с первым выходом входного регистра, а вторые входы - со вторым выходом входвого регистра и третьим входом выходного регистра, а выходы двух блоков совпадени подключены ко второму и третьему входам счетчика, выход второго дешифратора соединен со вторым входом блока формировани фазировани , фазы сигнала третий и четвертый выходы которого соединены с четвертым входом счетчика и вторым входом входного регистра. На чертеже представлена структурна злектрическа схема устройства. Устройство дл преобразовани сигналов даухградациониых изображений содержит входной регистр 1 со старшим разр дом 2 и младшими разр дами 3 регистра и счетчик 4, причем , входной регистр 1 и счетчик 4 илкют дешифраторы 5 и 6, выходной регистр 7, первый вход которого св зан с первым выходом дешифратора 6, управл емый генератор импульсов 8,.выход которого св зан с первым входом счетчика 4, блок формировани фазы сигнала 9, к первому входу которого подкчючен выход дешифратора и первый выход которого св зан со входом управл емого генератора импульсов 8, а второй выход блока 9 - со вторым входом выходного регистра 7, два блока совпадени 10, 11, младшие разр ды 3 входного, регистра подключены через блок совпаденн 10к соответствующим разр дам старшей половины счетчика 4 и через блок совпадени 11- к соответствующим разр дам младшей половины счетчика 4, объединенные входы каждой схемы совпадени блоков 10 и 11 соединены с выходом старшего разр да 2 входного регистра и третьим входом выходного регистра 7, второй выход дешифратора 6 подключен ко второму входу блока 9, а третий , и четвертый выход последнего св заньт, соответственно, с четвертым входом счетчика 4 и вторым входом входного регистра 1. Работа устройства заключаетс в следующем Поступающие из( системы св зи кодь запомина ютс во входном регистре 1, анализируютс дешифратором 5 на принадлежность их кодам фазировани и служебным кодам. Если поступивший кОд не принадлежит к вышеописа1Пй)ТМ, его млаДшйе разр ды занос т с в младшую половину разр дного счетчика при нулевом старшем разр де обрабатьгеаемого кода (срабатьтает блок совпадени И) ив старш}гю половину разр дного счетчика при единичном старшем разр де через блок совпадени 10. После этого, по Поступившему из блока 9 сигналу начинает работать у Г1равл; ёмы генератор импульсов 8. Так как счетчик 4 включен на вычитание, то с приходом каждого импульса с генератора 8 его содержимое уменьшаетс на единицу. Когда содержимое разр дного счетчика ; будет соответствовать единице, то с первого выхода дешифратора 6 импульс на первый вхШ выхбдного регистра 7, после которого с выхода последнего , будет сниматьс сигнал противоположного значени ,(1 после 07 и О после 1) Это относотс к случаю, когда дёйшфруел&ш код имеет нулевой старщий раз15 д, а : единичном старшем разр де шъерсгт выходно сигнала не происходит.; Когда содержимое счетчика 4 будет соотве ствовать нулю, сигнал со второго выхода деифратора 6 постзтшт на второй вход блока 9, а что последний отвечает подачей импульса аписи из системы св зи во входной регистр 1 чередного кода. При записи во входной регистр 1 кода фазы лока 9 устанавливаетс в исходное состо ние выходной регистр 1, счетчик. 4 и даетс команда на запись очередного кода во входгюй pepicTp 1. Таким образом, в предложенном устройстве формироваше сигналов декодировани осуществл етс с большей достоверностью и надежностью , чем в известном. Формула изобретен и Устройство дл преобразовани сигналов двухградацйонных изображений, содержащее входной регистр, соединенный с первым дешифратором , счетчик, соединенный со вторым дешифратором , выходной регистр, первый вход которого соединен со входом первого дешифратора , управл емый генератор импульсов, вьтход которого соединен с первым входом счетчика, блок формировани фазы сигнала, первый вход которого подключен к выходу второго дешифратора , первый выход - ко входу управл емого генератора импульсов, а второй выход - ко второму входу выходного регистра отличающеес тем, что, с целью повышени достоверности формировани сигнала, в него введены блоки совпадени , первые входы которых соединены с первым выходом входного регистра, а в торые. входы - со вторым выходом входного регистра и третьим входом выходного регистра, а выхода совпадени подключены к первому и второму входам счетчика, выход Второго . дешифратора соединён со вторым входом блока формировани фазы сигнала, третий и четвертьш выходы которого соединены втвертым входом счетчика и вторым входом входного регистра. Исто«шики информации, прин тые во внимание при экспертизе 1. Патент США NO 3739085, кл. 178-6, 12 .06,73. . - I; The invention relates to the field of intelligent technology and can be used in image transfer devices. Devices for encoding are known; the two-gradation image decoding signals containing the input register are connected to the first decoder, the counters connected to the second decoder, the output peracTjp, the first input of which is connected to the input of the first decoder, the control pulse generator whose output is connected to the first the input of the counter, the unit forming the phase of the signal, the first input of which is connected. to the output of the second decoder, the first port to the input of the controlled pulse generator, and the second output to the second input of the output register 1. However, the known device has insufficient reliability of the generated signals due to its complexity. The purpose of the invention is to increase the reliability of the generated signals. To do this, a matching block is entered into the device, the first inputs of which are connected to the first output of the input register, and the second inputs to the second output of the input register and the third input of the output register, and the outputs of two matching blocks are connected to the second and third inputs of the counter, the output of the second decoder is connected with the second input of the phasing forming unit, the signal phases of the third and fourth outputs of which are connected to the fourth input of the counter and the second input of the input register. The drawing shows a structural electrical circuit of the device. The device for converting the downgrading image signals contains an input register 1 with a high bit 2 and a low bit 3 register and a counter 4, and the input register 1 and counter 4 are decoders 5 and 6, the output register 7, the first input of which is connected to the first the output of the decoder 6, the controlled pulse generator 8, the output of which is connected to the first input of the counter 4, the block forming the phase of the signal 9, the first input of which is connected to the output of the decoder and the first output of which is connected to the input of the controlled pulse generator 8, and the second output of block 9, with the second input of output register 7, two blocks of coincidence 10, 11, the lower 3 bits of the input register, are connected via a block of coincident 10k corresponding to the bits of the upper half of counter 4 and through a block of match 11 to the corresponding the bits of the lower half of counter 4, the combined inputs of each matching circuit of blocks 10 and 11 are connected to the high bit output 2 of the input register and the third input of the output register 7, the second output of the decoder 6 is connected to the second input of block 9, and the third and fourth output the latter is connected, respectively, with the fourth input of the counter 4 and the second input of the input register 1. The operation of the device is as follows Coming from (the communication system codes are stored in the input register 1, are analyzed by the decoder 5 for belonging to the phasing codes and service codes. If the received code does not belong to the above describing TM, its small bits are entered into the younger half of the bit counter with a zero high order of the processed code (the block of coincidence is generated) and the higher half of the bit counter with a single high bit of block of match 10. After that, according to the signal received from block 9, the signal starts to work for G1ravl; The pulse generator 8 is used. Since the counter 4 is turned on for subtraction, then with the arrival of each pulse from the generator 8 its content decreases by one. When the contents of the bit counter; will be equal to one, then from the first output of the decoder 6 pulse to the first VshSh vyhbdnogo register 7, after which from the last exit, the signal of the opposite value will be taken, (1 after 07 and O after 1) This is relative to the case when the decent shrubber has zero high-order bit 15 d, a: a single high-order de scjergt output signal does not occur .; When the contents of counter 4 correspond to zero, the signal from the second output of the de-firator 6 is posted to the second input of block 9, and that the latter responds by sending a recording pulse from the communication system to the input register 1 of the interleaved code. When writing the code for phase 9 to the input register 1, the output register 1, the counter, is reset to the initial state. 4 and a command is given to record the next code in the input pepicTp 1. Thus, in the proposed device, the formation of the decoding signals is carried out with greater reliability and reliability than in the known one. Formula invented and device for converting signals of two-degree images, containing an input register connected to the first decoder, a counter connected to the second decoder, an output register whose first input is connected to the input of the first decoder, controlled pulse generator, whose input is connected to the first input of the counter , the phase forming unit of the signal, the first input of which is connected to the output of the second decoder, the first output to the input of the controlled pulse generator, and the second output to the second at the input of the output register is characterized in that, in order to increase the reliability of the signal formation, coincidence blocks are entered into it, the first inputs of which are connected to the first output of the input register, and the second ones. the inputs are with the second output of the input register and the third input of the output register, and the output of the match is connected to the first and second inputs of the counter, the output of the Second. The decoder is connected to the second input of the signal phase forming unit, the third and quarter outputs of which are connected to the fourth input of the counter and the second input of the input register. Historical information taken into account during the examination 1. US Patent NO 3739085, cl. 178-6, 12 .06,73.