СОWITH
эо Изобретение относитс к вычислительной технике и может быть исполь зовано в аппаратуре, предназначенной дл обработки низкочастотных си налов в реальном масштабе времени, а также в генераторах сдвинутых во времени широкополосных низкочастотных сигналов, формировател х диагра№1 направленности акустических антенн и других приборах. Известно устройство, которое содержит задерживающую среду и цепи циркул ции тактового и информационн импульсов Ги. Недостаток этого устройства - ни кое быстродействие. Наиболее близким к предлагаемому вл етс цифровое динамическое запо минающее устройство, содержащее блок пам ти на элементах задержки, генера тор тактовых импульсов и синхрониза тор, регулирующий процессы записи и хранени выборок входного сигнала С2. Недостатком известного устройства вл етс низкое быстродействие вследствие применени .в нем накопител , выполненного на элементах задержки . Цель изобретени - повышение быстродействи устройства при сохранении объема его пам ти. Поставленна цель достигаетс тем, что в динамическое запоминающее устройство, содержащее накопитель и генератор тактовых импульсов, введены счетчик, формирователь импульсов запи;зи, дешифратор, элементы И и ключи, а накопитель выполнен из элементов ИЛИ и элементов пгии ти, первы входы которых соединены с выходом генератора тактовых импульсов и входом формировател импульсов записи, причем второй вход каждого элемента пам ти подключен к выходу одноименно го элемента ИЛИ, первый вход первого элемента ИЛИ соединен с выходом последнего элемента пам ти, первый вход каждого элемента ИЛИ, кроме первого подключен к выходу предыдущего элемента пам ти, второй вход каждого элемента ИЛИ соединен с выходом одно именного ключа, первый вход которого подключен к выходу одноименного элемента И, первые входы элементов И соединены с выходами дешифратора, входы которого подключены к выходам счетчика, вход которого соединен с выходом формировател импульсов записи и вторьми входами элементов И, вторые входы ключей объединены и вл ютс информационным входом устройства , информационным выходом которого вл етс выход последнего элементы пам ти. На чертеже приведена функциональна схема предлагаемого устройства. Динамическое запоминающее устройство содержит накопитель 1, элементы ИЛИ и элементы 3,-3, пам ти , генератор 4 тактовых импульсов, формирователь 5 импульсов записи, счетчик 6, дешифратор 7, элементы И и ключи , а выходы последних соединены с вторым входом соответствующих элементов ИЛИ 2-2 1где -целое число ). На чертеже обозначены информационные вход 10 и выход 11 устройства. Элементы , пам ти имеют одинаковую информационную емкость, равную N/n, где N - количество выборок входного сигнала, записываемых в устройство. Коэффициент пересчета счетчика б равен п . . Устройство работает следующим образом. В начальный момент элементы 3 -3 пам ти и счетчик б установлены в нулевое состо ние и на первом выходе дешифратора 7 установлен уровень 1. Выборки входного сигнала поступают по входу 10 синхронно с формированием Импульсов записи, а период Т, следо-. вани выборок входного сигнала св зан с периодом тактовой частоты и объемом пам ти элементов пам ти выражением (1 + N/t,) . nepiвый импульс записи поступает с выхода формировател 5 ria входы элементов И 8 вц О проследует только на вход ключа 9 , так как единичный уровень присутствует только на входе элемента И 8 . Импульс записи открывает ключ 9 и выборка входного сигнала поступает через элемент ИЛИ 2 на вход элемента 3 пам ти. Кроме того, задний фронт импульса записи устанавливает на выходе счетчика б число 1, вследствие чего уровень подаетс с второго выхода дешифратора 7 только на вход элемента И Вд, второй импульс записи поступает только на вход ключа 9 j,, лосле чего происходит запись второй выборки выходного сигнала через элемент ИЛИ 2 в элемент 3 пам ти, затем на выходе счетчика 6 устанавливаетс число 2 и запись третьей выборки проходит через ключ 9 и элемент ИЛИ 2j Б элемент 3 пам ти, итак далее до окончани «1-го импульса записи,. после чего счетчик 6 обнул етс и процесс записи повторитс . Перва выборка входного сигнала задерживаетс в элементе 3 пам ти на врем Вследствие того, что период записи выборок входного сигнала и врем задержки элемента 3 пам ти отличаютс на fcf,6 втора выборка входного сигнала будет записана в элемент 3. пам ти в следующем такте после записи первой выборки входного сигнала в этот же элемент 3л пам ти, а треть выборка будет записана в элемент 3j пам ти сразу после записи первой и второй выборок в этот же элемент 3, пам ти и т.д.This invention relates to computing and can be used in equipment designed to process low-frequency signals in real time, as well as in generators of time-shifted broadband low-frequency signals, forma- tion patterns of the directivity of acoustic antennas, and other devices. A device is known which contains a restraining medium and circuits of clock and information pulses Gu. The disadvantage of this device - no speed. Closest to the present invention is a digital dynamic memory device comprising a memory block on the delay elements, a clock generator and a synchronizer regulating the processes of recording and storing samples of the input signal C2. A disadvantage of the known device is the low speed due to the use of a storage device therein, which is made on the delay elements. The purpose of the invention is to increase the speed of the device while maintaining the amount of its memory. The goal is achieved by introducing into the dynamic memory device containing a drive and a clock pulse generator, a counter, a pulse shaper, records, decoder, AND elements and keys, and the drive is made of OR elements and other elements, the first inputs of which are connected to the output of the clock pulse generator and the input of the write pulse driver, the second input of each memory element connected to the output of the OR element of the same name, the first input of the first OR element connected to the output of the last memory element, the first input of each element OR, except the first one is connected to the output of the previous memory element, the second input of each element OR is connected to the output of one named key, the first input of which is connected to the output of the AND element of the same name, the first inputs of the AND elements are connected to the outputs of the decoder The inputs of which are connected to the outputs of the counter, the input of which is connected to the output of the recording pulse former and the second inputs of the AND elements, the second inputs of the keys are combined and are the information input of the device, information you to exit which is the output of the last memory elements. The drawing shows a functional diagram of the proposed device. The dynamic memory device contains a drive 1, OR elements and elements 3, -3, memory, 4 clock pulse generator, shaper 5 write pulses, counter 6, decoder 7, AND elements and keys, and the outputs of the latter are connected to the second input of the corresponding elements OR 2-2 1 where is an integer). In the drawing, informational inputs 10 and output 11 of the device are indicated. The elements of the memory have the same information capacity equal to N / n, where N is the number of input signal samples recorded in the device. The conversion factor of counter b is equal to p. . The device works as follows. At the initial time, the elements 3–3 of the memory and the counter b are set to the zero state and the first output of the decoder 7 is set to level 1. Samples of the input signal arrive at input 10 synchronously with the formation of the recording Pulses, and the period T follows. The input signal samples are related to the period of the clock frequency and the memory capacity of the memory elements by the expression (1 + N / t,). The nepi write pulse is output from the driver of the 5 ria inputs of elements AND 8 VC O will proceed only to the input of key 9, since the unit level is present only at the input of the element AND 8. The write pulse opens the key 9 and the input signal is sampled through the OR element 2 at the input of the memory element 3. In addition, the trailing edge of the write pulse sets the number 1 at the output of the counter b, as a result of which the level is fed from the second output of the decoder 7 only to the input of the element I Vd, the second write pulse is fed only to the input of the key 9 j, which then records the second sample of the output the signal through the element OR 2 into the element 3 of the memory, then the output of the counter 6 is set to 2 and the recording of the third sample passes through the key 9 and the element OR 2j B, the element 3 of the memory, and so on until the end of the "1st write pulse,". whereupon counter 6 is zeroed and the recording process is repeated. The first sample of the input signal is delayed in the memory element 3 by time. Due to the fact that the recording period of the input signal samples and the delay time of the memory element 3 differ by fcf, 6 second samples of the input signal will be recorded in memory element 3. in the next cycle after recording the first sample of the input signal in the same 3L memory element, and a third sample will be recorded in the 3j memory element immediately after the first and second samples are recorded in the same element 3, the memory, etc.
Таким образом, в элементе 3„ пам ти будет записано п выборок входного сигнала, т.е. за один период циркул ции выборок сигнала в кольцо элементов пам ти записываетс п выборок , вз тых с периодаэм, равным времени задержки одного элемента 3 пам ти,Thus, in the 3 ”memory element, n samples of the input signal will be recorded, i.e. for one period of the signal samples circulating in the ring of memory elements, n samples taken from the period of the wave equal to the delay time of one memory element 3 are recorded,
т.е. частота дискретизации входного сигнала увеличена в п раз, что соответствует расширению частотного диапазона входных сигналов в п раз и, в результате, повышению быстродействи предлагаемого устройства.those. The sampling frequency of the input signal is increased by n times, which corresponds to an expansion of the frequency range of the input signals by n times and, as a result, an increase in the speed of the proposed device.
Технико-экономическое преимущество предлагаемого устройства заключа-. етс в его более высоком быстродействии по сравнению с известным.The feasibility advantage of the proposed device is concluded. It is faster in comparison with the known.