Изобретение относитс к электротехнике и может быть использовано дл защиты систем управлени трехфазной нагрузкой и самой .трехфазной нагрузки от неправильного чередовани фаз, например, в электроприводе , где требуетс об зательное соблю дение направлени вращени двигател или в системах управлени трехфазной нагрузкой с одноканальнйй сие импульсно-фазового управлени . Известно устройство дл защиты трехфазного электродвигател от вращени в обратном направлении, содержащее три преобразовател синусоидального сигнала в серию пр моугольных импульсов, четыре логически элемента И, триггер и исполнительное устройство Т3. Недостатками этого устройства вл ютс инерционность отсутствие однозначной информации о чередовании фаз сети в любой произвольный момент времени, а также необходимость приме нени трехканального преобразовател синусоидальных сигналов в импульсные и узла интегрировани выходных .импульсных сигналов. Наиболее близким по технической сущности к предлагаемому вл етс устройство защиты от неправильного включени фазы, содержащее пороговы блок, два триггера, интегрирующую цепь и выходное устройство. Выходы порогового блока подклйчены к D -вхо ду и синхронизирующему входу первого Б -Триггера, на выходе которого установлена интегрирующа RC-цепь (f 1 с), выполн юща роль элемента задержки, выход которого подключе КО второй половине микросхемы - второму D-триггеру, используемому в качестве согласующего элемента 2. Устройство работает следующим образом. Передний фронт каждого сигнала, поступающего на синхронизирующий вхо первого D-триггера, при правильном чередовании фаз приходитс на единич ный уровень сигнапа на его D-входе, а при неправильном чередовании фаз на нулевой уровень сигнала. Поэтому при отсутстви помех в первом случае первый 0 триггер посто нно находитс в единичном состо нии, а во втором в нулевом, что надежно обеспечивает соответственно отключенное и включенное состо ние исполнительного ус ройства. Происходит это из-за следую щего. При наличии помех на фронтах выходных сигналов порогового блока по вл етс дребезг и, если фазы сети подключены правильно ,-то по за. нему фронту сигнала на синхронизирующем входе первого D-триггера он ложно устанавливаетс в нулевое состо ние , а по переднему фронту следующего сигнала - вновь устанавливаетс в единичное; в случае неправильного чередовани фаз по дребезгу на зад нем фронте сигнала, поступающего на синхронизирующий вход первого D-тpи гepa, он ложно устанавливаетс в единичное состо ние, а по переднему фронту очередного сигнала триггер сбрасываетс в нулевое состо ние. При большой интенсивности помех на выходе первого триггера по вл ютс импульсы, скважность которых может доходить до двух, как при правильном , так и неправильном чередовании фаз сети. При этом в обоих случа л сигнал на выходе элемента задержки может иметь практически один и тот же уровень, что неизбежно приводит к сбо м в работе устройства. Наличие элемента задержки предотвращает сбои устройства лить при малой интенсивности помех, так как уровень сигнала на выходе этого элемента при правильном чередовании фаз имеет значение, близкое к максимальному, а при неправильном чередовании близкое к нулевому. Недостатками известного устройства вл етс то, что оно имеет большую инерционность и при работе в сет х с больщим уровнем Промыпшенных помех, в частности питающих статические преобразователи, устройство дает сбои. .Целью изобретени вл етс повышение помехоустойчивости и быстродействи устройства защиты от неправильного подключени фаз трехфазной сети. Указанна цель достигаетс тем, что устройство дл защиты электроустан&вки от неправильного чередовани фаз, содержащее пороговый блок, подключенный к двум контролируемым фазам, D -триггер, элемент задержки и исполнительньй орган, дополнительно снабжено двум R5 -триггерами , причем запускающий и сбрасывающий входы первого RS-триггера подсоединены соответственно к первому и второму выходам порогевого блока, запускающий и сбрасывающий входы второго RS-триггера, подключены соответственно к пр мому и инверсному вькодам первого тригге ра, вход элемента задержки подключен к пр мому выходу первого триггера , D -триггер С-входом . под ключен к инверсному выходу второго триггера и D -входом - к выходу элемента задержки. На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 - временные диаграммы работы элементов устройства при пр мой цоследовательности чередовани фаз; на фиг.З - то же, при обратной посл довательности . Устройство содержит пороговый блок 1, состо щий из двух пороговы элементов 2 и 3, подключенных к фа зам А и В контролируемой сети, R5 триггеры 4 и 5, элемент задержки 6, D -триггер 7 и исполнительньй орган 8. R и 5 -входы триггера 4 подключены к выходам пороговых элементов 2иЗ, а Ри 5 -входы триггера 5 подключены соответственно к пр мому и инверсному выходам триггера 4. Вход элемента задержки 6 подключен к пр мому выходу триггера 4. С-вход D -триггера 7 подключен к инверсно му выходу триггера 5, а его D -вход к вьгходу элемента задержки 6.Устройство работает следующим об разом. На входы пороговых элементов 2 и 3 поступают синусоидальные сигналы напр жени фаз А и В. С выходов элементов 2 и 3 выдаютс импульсы. и и Ua с периодом повторени , ра ным периоду сети, и длительност н), р ной полпериода сети. При наличии се тевых помех на фронтах этих сигнало по вл етс дребезг в виде одного или нескольких кратковременных импульсов . При правильном чередовании фаз передний фронт импульса И опережает передний фронт импульса И на 120 эл.град. По переднему фронту импульса и R5 -триггер 4 устанавли етс в единичное состо ние, его выходной сигнал и имеет единичный ур вень, а сигнал соответственно нулевой. Если сигналы Uj и Uj одновременно имеют единичньй уровень, то сигналы и н U также одновремен но имеют нулевой уровень, поэтому 8 - 4 и.. уро по переднему фронту сигнала вень и становитс нулевым. Однако при наличии дребезга на переднем фронте сигнала Ujзадний фронт сигнала и также имеет дребезг. - --Li По заднему фронту сигнала триггер 4 устанавливаетс в нулевое состо ние, но при наличии дребезга на заднем фронте сигнала U передний фронт сигнала U также имеет дребезг . Передний фронт сигнала U. и задний фронт сигнала U/ формируютс по переднему фронту сигнала U они помехозащиценные, так как передний фронт сигнала. Ug совпадает с нулевым уровнем сигнала Uj и кратковременные исчезновени сигнала U. не изме н гот состо ни триггера. Импульсы и 64 поступают соответственно на 5 и R -входы триггера 5, но так как искаженные помехами фронты сигналов VJ.vl U не имеют одновременно единичного уровн , то на выходах триггера 5 формируютс Ugс обоими помехозащиимпульсы ис и щенными фронтами. Импульсы Uj поступают на С-вход Б -триггера 7, а на его D -вход через элемент задержки 6 поступают импульсы U.4 с пр мого вьгхода триггера 4. Элемент задержки задерживает передний и задний фронт импульсов только на врем tл необходимое дл последовательного срабаты-. вани триггеров 5 и 7, составл ющее 0,15-0,5 МКС. Поэтому при правильном чередовании фаз сети во врем прихода переднего фронта каждого импульса JC на D-входе триггера 7 будет нулевой уровень, и D -триггер становитс в нулевое состо ние или подтверждаетс его нулевое состо ние. .При неправильном чередовании фаз сигнал и опережает сигнал V на 120 эл.град,, при этом аналогично триггер 4 фopмlipyeт сигналы U, имеющие по одному помехозащищенному фронту, а,триггер 5 формирует сигналы Uyii Uj с обоими помехозащищенными фронтами. При этом по переднему фронту каждого импульса Uj, который при неправильном чередовании фаз всегда совпадает с единичным уровнем 7 устанавливаетс сигнала Ц триггер в единичное состо ние или подтверлща-етс его единичное состо ние. Таким образом, независимо от наличи и интенсивности сетевых помех, при правильном чередовании фаз сети триггер 7 посто нно находитс в нулейом состо нии, а при неправильном че редовании фаз - в единичном. Выходной сигнал триггера 7 воздей ствует на исполнительный орган. . На прймом выходе триггера 5 выдел ютс помехозащищенные импульсы, ко торые при пр мом чередовании фаз сети соответствуют положительной полуйолне фазы А, поэтому они могут дополнительно использоватьс дл син хрониэации систем управлени , в част ности дл одноканальной системы импульсного фазового управлени . При этом отпадает необходимость в применении в этих системах специальных формирователей помехозащищенных импульсов синхронизации. При любой интенсивности сетевых Помех устройство надежно обеспечивает защиту механизмов одностороннего движени с электроприводами переменного тока, например конвейеров, погружных насосов - иВключени на работу в обратную (запрещенную) сторону при неправильном подключении фаз питающей сети, так как при неправильной фазировке запрещает подачу питающих напр жений на двигатели . Кроме этого, устройство дает возможность широко использовать . наиболее простую рдноканальную систему импульсно-фазового управлени при разработке тиристорньпс устройств дл управлени двигател ми переменного . тока, так как оно запрещает работу системы при неправильной фазировке питающих напр жений, при которой одноканальна система работать не может. Устройство, .использовано при разработке комплексных тиристорных устройств типа ТСУ-2. В отличие от серийно выпускаемых тиристорных устройств ТСУ-Р, ТСУ-РИ устройство ТСУ-2, в котором реализовй но предложенное устройство, может без специальных средств защиты примен тьс дл электроприводов с односторонним движением механизмов.The invention relates to electrical engineering and can be used to protect three-phase load control systems and the three-phase load itself from incorrect phase alternation, for example, in an electric drive, where it is necessary to follow the direction of rotation of the motor, or in single-channel pulse-phase control systems. management A device for protecting a three-phase electric motor against rotation in the opposite direction is known, which contains three converters of a sinusoidal signal into a series of rectangular pulses, four logical elements And, a trigger and an actuator T3. The disadvantages of this device are the inertia of the lack of unambiguous information about the alternation of the network phases at any arbitrary time, as well as the need to use a three-channel transducer of sinusoidal signals into pulses and an integration node of the output impulse signals. The closest in technical essence to the present invention is a phase protection device comprising a threshold unit, two triggers, an integrating circuit and an output device. The outputs of the threshold unit are connected to the D-input and the synchronizing input of the first B-Trigger, the output of which has an integrated RC circuit (f 1 s), which acts as a delay element, the output of which is connected to the second half of the microcircuit - the second D-trigger, used as a matching element 2. The device operates as follows. The leading edge of each signal arriving at the sync input of the first D-flip-flop, with the correct phase rotation, falls on a single signal level at its D-input, and if the phase sequence is incorrect, the signal turns to zero. Therefore, in the absence of interference, in the first case, the first 0 trigger is constantly in the single state, and in the second, in the zero state, which reliably ensures that the executive device is turned off and on, respectively. This is due to the following. If there is interference on the fronts of the output signals of the threshold unit, bounce occurs and, if the mains phases are connected correctly, then by. the front of the signal at the sync input of the first D-flip-flop is falsely set to the zero state, and on the leading edge of the next signal is set to one again; in case of incorrect phase alternation by chattering on the rear of the front of the signal arriving at the sync input of the first D-3 generator, it is falsely set to one, and on the leading edge of the next signal, the trigger is reset to the zero state. With a high intensity of interference, pulses appear at the output of the first trigger, the duty cycle of which can reach up to two, both with the right and wrong phase sequence of the network. At the same time, in both cases the signal at the output of the delay element can be almost the same level, which inevitably leads to malfunction of the device. The presence of a delay element prevents the device from malfunctioning when the intensity of the noise is low, since the signal level at the output of this element with the correct phase rotation has a value close to the maximum, and with an incorrect alternation it is close to zero. The disadvantages of the known device is that it has a large inertia and when operating in networks with a large level of Industrial noise, in particular, feeding static converters, the device fails. The object of the invention is to improve the noise immunity and speed of the protection device against incorrect connection of the phases of a three-phase network. This goal is achieved by the fact that the device for protecting the electrical installation & from the wrong phase alternation, containing a threshold unit connected to two controlled phases, a D-trigger, a delay element and an actuator, is additionally equipped with two R5-triggers, and the starting and resetting inputs of the first RS-flip-flops are connected respectively to the first and second outputs of the threshold unit, triggering and resetting the inputs of the second RS-flip-flop, are connected respectively to the direct and inverse first codes of the first trigger a, the input of the delay element is connected to the forward output of the first trigger, the D trigger of the C input. is connected to the inverse output of the second trigger and the D input to the output of the delay element. Figure 1 presents the block diagram of the proposed device; 2 shows timing diagrams of the operation of the elements of the device with a direct sequence of phase alternation; in FIG. 3 - the same, with the reverse sequence. The device contains a threshold unit 1, consisting of two threshold elements 2 and 3 connected to the faults A and B of the controlled network, R5 triggers 4 and 5, delay element 6, D-trigger 7 and actuator 8. R and 5 inputs trigger 4 is connected to the outputs of threshold elements 2 and 3, and Pu 5 — inputs of trigger 5 are connected respectively to the direct and inverse outputs of trigger 4. Delay input 6 is connected to the forward output of trigger 4. C-input D of the trigger 7 is connected to the inverse trigger output 5, and its D is the input to the input of the delay element 6. The device works with eduyuschim of time. The inputs of the threshold elements 2 and 3 receive sinusoidal voltage signals of phases A and B. Pulses are output from the outputs of elements 2 and 3. and and Ua with the repetition period, the period of the network, and the length of the network). In the presence of network interference on the fronts of these signals, there is a bounce in the form of one or several short pulses. With proper phase rotation, the leading edge of the pulse is And ahead of the leading edge of the pulse AND by 120 al. On the leading edge of the pulse and the R5-trigger 4 is set to one, its output signal and has a single level, and the signal is respectively zero. If the signals Uj and Uj simultaneously have a single level, then the signals and n U also simultaneously have a zero level, therefore 8 - 4 and .. the level on the leading edge of the signal becomes zero. However, if there is a chatter on the leading edge of the signal, Uj is the rear edge of the signal and also has a chatter. - --Li On the falling edge of the signal, the trigger 4 is set to the zero state, but if there is a chatter on the falling edge of the U signal, the leading edge of the U signal also has a chatter. The leading edge of the signal U. and the leading edge of the signal U / are formed on the leading edge of the signal U, and they are disturbed as the leading edge of the signal. Ug coincides with the zero level of the signal Uj and the momentary disappearance of the signal U. not changing the trigger state. The pulses and 64 arrive at the 5 and R inputs of the trigger 5, respectively, but since the edges of the signals VJ.vl U distorted by interference do not have a single level at the same time, the outputs of the trigger 5 generate Ug with both interference suppression pulses with distorted fronts. The pulses Uj arrive at the C input of the B-trigger 7, and its D-input through the delay element 6 receives the pulses U.4 from the forward trigger of the trigger 4. The delay element delays the front and rear edges of the pulses only for the time required for the serial operation -. vanilla triggers 5 and 7, which is 0.15-0.5 MKS. Therefore, with the correct alternation of the phases of the network, the arrival of the leading edge of each JC pulse at the D input of the trigger 7 will be zero, and the D trigger will go to the zero state or its zero state will be confirmed. In the case of incorrect phase rotation, the signal is ahead of the V signal by 120 degrees. In this case, similarly, trigger 4 generates signals U that have one interference-free front, and trigger 5 generates signals Uyii Uj with both interference-free edges. At the same time, on the leading edge of each pulse Uj, which, with an incorrect phase sequence, always coincides with the unit level 7, the signal C is triggered by the unit state or its unit state is confirmed. Thus, regardless of the presence and intensity of network interference, with the correct alternation of the phases of the network, trigger 7 is always in the zero state, and in case of incorrect alternation of phases - in the unit state. The output signal of the trigger 7 affects the executive body. . At the instant output of flip-flop 5, noise-proof pulses are emitted, which, when directly alternating the phases of the network, correspond to a positive half-wave of phase A, therefore they can additionally be used for synchronizing control systems, in particular for a single-channel system of pulsed phase control. In this case, there is no need to use special shapers of noise-proof synchronization pulses in these systems. At any intensity of the network Interference, the device reliably protects one-way mechanisms with AC electric drives, for example, conveyors, submersible pumps - and Turn on to work in the reverse (forbidden) direction if the phases of the mains supply are incorrectly connected, as if the phasing is incorrect, it prevents the supply voltage to engines. In addition, the device allows wide use. the simplest single-channel pulse-phase control system in the development of thyristor devices for controlling variable speed motors. current, as it prohibits the operation of the system when the supply voltages are incorrectly phased, in which the single-channel system cannot operate. The device used in the development of complex thyristor devices such as TSU-2. Unlike commercially available thyristor devices TSU-P, TSU-RI, the device TSU-2, in which the proposed device is implemented, can be used without special means of protection for electric drives with one-way movement of mechanisms.