I1 Изобретение относитс к электротехнике и, в частности, может быть использовано в устройствах электропитани радиоэлектронной аппаратуры 1ДЛЯ регулировани и стабилизации переменного напр жени без искажени его формы. Известен измерительныг орган стабилизатора переменного напр жени 1J состо щий из выпр мител , интегратора с большой посто нной времени (по сравнению с периодом сетевого напр жени ) и аналого-цифрового преобразовател (АЦП). Недостаток данного устройства заключаетс в значительных динамичес ких погрешност х за счет интегрирующих звеньев. Наиболее близким к изобретению вл етс устройство, измерительный орган которого состоит из вьшр мител с фильтром, сумматора напр жени , элемента сравнени , АЦП, преобразова тел кодов, синхронизатора, задающего генератора, датчика выходного нап р жени , интегратора этого напр жени 2. Недостаток известного устройства состоит в на.пичиифильтра на выходе выпр мител и интегратора, не обеспечивающих быстрой реакции измерительно го органа на броски сетевого напр жени в пределах одного-двух его полупериодов . Цель изобретени - повышение быст родействи и точности измерени сред него по модулю значени переменного напр жени . Цоставленна цель достигаетс тем что в измерительный орган среднего по модулю значени переменного напр жени стабилизатора дискретного дейс ви , содержащий выпр митель, входом соединенный с входным выводом, а выходом - с входом синхронизатора, первый преобразователь кодов, выход которого подключен к выходному выводу, аналого-цифровой преобразователь, задаю1 Ий генератор и сумматор, введены второй преобразователь кодов, первый и второй регистры двоичный счетчик и элемент задержки, выполненный на жду1цем мультивибраторе, причем выход выпр мител подключен ко входам аналого-цифрового преобразовател и задающего генератора, выход синхрони затора соединен с входами сброса двоичного счетчика и первого регистра через элемент задержки и с входом 67 синхронизации второго регистра непосредственно , выход задающего генератора подключен ко входам синхронизации первого регистра и двоичного счетчика, выходы аналого-цифрового пробразовател подключены к первой группе входов второго преобразовател кодов, втора группа входов которого соединена с выходом двоичного счетчика, выходы сумматора подключе|НЫ к первой группе входов первого регистра , ко второй группе входов которого подсоединены выходы второго преобразовател кодов, старшие разр ды выходов сумматора соединены через второй регистр с входами первого преобразовател кодов, при этом выходы первого регистра соединены с входами сумматора. На чертеже показана структурна схема измерительного органа среднего по модулю значени переменного напр жени стабилизатора дискретного действи . Измерительньй орган состоит из выпр мител 1, аналого-цифрового преобразовател 2, второго преобразовател кодов 3, первого и второго регистров 4 и 5 соответственно, сумматора 6, задающего генератора 7, синхронизатора 8, двоичного счетчика 9, первого преобразовател кодов 10, ждущего мультивибратора задержки 11, причем сеть через выпр митель 1 св зана с входами аналого-цифрового преобразовател 2, задающего генератора 7 и синхронизатора 8. Задающий генератор 7 подключен ко входам двоичного счетчика 9 и первого регистра 4, их входы сброса подсоединены к выходу синхронизатора 8 через ждущий мультивибратор задержки 11. Выходы сумматора 6 св заны с первой группой входов первого регистра 4, а их старшие разр ды через второй регистр 5 и первый преобразовйтель кодов 10 с выходными шинами устройства. Входы сумматора 6 подключены к выходам первого регистра 4, втора группа входов которого подсоединена к выходам второго преобразовател кодов 3. Входы второго преобразовател кодов 3 св заны с выходами аналого-цифрового преобразовател 2 и двоичного счетчика 9. Вход синхронизации второго регистра 5 подсоединен( к выходу синхронизатора 8. Измерительный орган работает следующим образом. 3.11 Переменное напр жение сети создает на выходе выпр мител 1 периодическую последовательность косинусоидальньк импульсов, управл ющих частотой задающего генератора 7. В момент перехода сетевого напр жени через нуль происходит запуск ждущего мультивибратора задержки 11, задним фронтом импульса которого происходит сброс двоичного счетчика 9 и первого регистра 4, т.е. через врем , равное длительности этого импульса. Длительность импульса ждущего мультивибратора задержки 11 меньше длительности импульсу задающего генератора 7. На выходе сумматора 6 устанавлива етс нулевой код, который поступает на первую группу входов первого регистра 4. Аналого-цифровой преобразо ватель 2 преобразует мгновенное значение выпр мленного напр жени в код который воздействует на первую групп входов преобразовател кодов 3. На вторую группу его входов воздействуе выходной код двоичного счетчика 9, которьй соответствует номеру выборки (т.е. фазовому углу), при котором ос ществл етс преобразование. Второй преобразователь кодов 3 за кодирован таким образом, что код мгн венного значени выходного напр жени выпр мител 1 и код номера очередной выборки (т.е. фазового угла) с выхода двоичного счетчика 9 преобразуетс в код амплитуды такой синусоиды , котора на данном ее фазовом угле может дать измер емое мгновенное значение выходного напр жени выпр мител 1, а ее амплитуда вл етс искомой величиной. После привода очередного импульса с задающего генератора 7 на входы синхронизации первого регистра 4 и двоичного счетчика 9 выходной код двоичного счетчика 9 измен етс на единицу. Выходные коды cyNfMaTopa 6 и второго преобразовател клдов 3 записываютс в первый регистр 4, а его выходной код подаетс на входы сумматора так, что бы получить сумму кодов, поданных на первую и вторую группу его входов Суммарный код по вл етс на выходе сумматора 6 и поступает снова на первую группу входов первого регистра 4. Следующий импульс с выхода задающего генератора 7, поступающий на входы синхронизации двоичного счетчика 9 и первого регистра А, изм н ет значение выходного кода двоичного счетчика 9 на единицу, а выходной код сумматора 6, соответствующий сумме кодов всех предьщущик выборов, и выходной код второго преобразовател кодов 3 записываетс в первый регистр 4, код, соответствующий их сумме , по вл етс на выходе сумматора. Таким образом, первый регистр 4 и сумматор 6 выполн ет роль накапливающего сумматора, осуществл ющего суммирование всех выборок, приведеиньк к амплитуде, в течение полупериода синусоидального напр жени . Дл усреднени результата суммарный код необходимо разделить на количество выборок. Оно выбрано 2, при этом деление замен етс операцией сдвига и результат считьшаетс с Р 1 - 1т) старших разр дов сумматора 6, св занных через второй регистр 5 с входами первого преобразовател кодов 10 (1 - количество разр дов сумматора 6, m - логарифм при основании 2 от количества суммируемых за половину периода выборок с выходов второго преобразовател кодов; Р количество старших разр дов сумматора , содержащих результат - код усредненной амплитуды, измер емого напр жени ) . После 2 выборок на выходах старщих разр дов сумматора 6 устанавливаетс код, соответствующий усредненной амплитуды измер емого напр жени . В момент, когда напр жение на выходе выпр мител 1 становитс равным нулю , код усредненной амплитуды старших разр дов сумматора 6 записываетс во второй регистр 5, выходной код второго регистра 5 преобразуетс первым преобразователем кодов 10 в код управлени ключами стабилизатора , который поступает на выходные шины устройства и управл ет включением силовых ключей. Затем при очередном переходе сетевого напр жени через нуль происходит запуск ждущего мультивибратора задержки 11, а через врем , которое определ етс длительностью импульса ждущего мультивибратора задержки 11, двоичный счетчик 9 и первый регистр 4 сбрасываютс в нуль, и начинаетс новый цикл усреднени , который повтор ет операции, описанные вьше. В процессе выполнени алгоритма предлагаемое устройство измер ет 51 мгновенное значение выпр мленного нап р жени } образует код номера выборки; преобразует коды номера выборки и мгновенное значение напр жени в код амплитуды такой синусоиды, котора на данном фазовом угле может дать измеренное игновенное зйачение напр жени ; суммирует с нарастающим итогом полученное значение кода напр жени с кодами предшествующих выборок н находит сумму кодов заданного числа выборок; находит частное от делени суммы кодов заданного числа выборок на их число за половину периода напр жени i проводит запись кода част ного, т.е. кода среднего за полпериода напр жени , или в 1,11 раз большего - амплитудного значени синусои676 ды, отфильтрованной от помех упом нутой обработкой усреднением. Таким образом, определение в каждой выборке амплитуды той синусоиды, котора на данном ее фазовом угле может дать измеренное мгновенное значение напр жени , сложение кодов этих случайных амплитуд за полпериода в процессе суммировани выборок и последующее деление суммы на количество выборок путем позиционого смещени кода в регистре дает среднее за полпериода значение синусоиды или в 1,11 раза больше - амплитудное значение синусоиды, отфильтрованной от помех упом нутой обработкой кода усреднением . Следовательно,в предложенном устройстве повышаетс быстродействие.I1 The invention relates to electrical engineering and, in particular, can be used in power supply devices of electronic equipment 1 for controlling and stabilizing an alternating voltage without distorting its form. A measuring organ of an alternating voltage stabilizer 1J consisting of a rectifier, an integrator with a long time constant (as compared with the mains voltage period) and an analog-digital converter (ADC) is known. The disadvantage of this device lies in significant dynamic errors due to integrating links. The closest to the invention is a device, the measuring body of which consists of a filter with a filter, a voltage adder, a reference element, an ADC, a transform of code bodies, a synchronizer, a master oscillator, an output voltage sensor, an integrator of this voltage 2. A disadvantage of the known The device consists of a filter at the output of the rectifier and the integrator, which do not provide a quick response of the measuring organ to surges of the mains voltage within one or two of its half periods. The purpose of the invention is to increase the speed and accuracy of measurement of the mean modulo value of the alternating voltage. The goal is achieved by the fact that, in the measuring unit of the average absolute value of the alternating voltage of the discrete-action stabilizer, contains a rectifier, the input connected to the input terminal, and the output - to the synchronizer input, the first code converter, the output of which is connected to the output terminal, is analogous to digital converter, I set the 1st generator and adder, the second code converter is entered, the first and second registers are a binary counter and a delay element made on the front of a multivibrator, and The rectifier is connected to the inputs of the analog-digital converter and the master oscillator, the synchronizer output is connected to the reset inputs of the binary counter and the first register via a delay element and with the second register synchronization input 67 directly, the output of the master oscillator is connected to the synchronization inputs of the first register and the binary counter , the outputs of the analog-to-digital explorer are connected to the first group of inputs of the second code converter, the second group of inputs of which is connected to the output of the binary counter The outputs of the adder are connected to the first group of inputs of the first register, to the second group of inputs of which are connected the outputs of the second code converter, the higher bits of the outputs of the adder are connected via the second register to the inputs of the first code converter, and the outputs of the first register are connected to the inputs of the adder. The drawing shows a block diagram of a measuring body of an average modulo value of a variable voltage of a discrete action stabilizer. The measuring body consists of rectifier 1, analog-digital converter 2, second converter 3, first and second registers 4 and 5, respectively, adder 6, master oscillator 7, synchronizer 8, binary counter 9, first converter 10, waiting for a multivibrator delay 11, and the network is connected via rectifier 1 to the inputs of analog-digital converter 2, master oscillator 7 and synchronizer 8. Master oscillator 7 is connected to the inputs of binary counter 9 and first register 4, their reset inputs are connected Inen to the output of the synchronizer 8 through the standby multivibrator delay 11. The outputs of the adder 6 are associated with the first group of inputs of the first register 4, and their high bits through the second register 5 and the first converter of the codes 10 with the output tires of the device. The inputs of the adder 6 are connected to the outputs of the first register 4, the second group of inputs of which is connected to the outputs of the second converter 3. The inputs of the second converter 3 are connected to the outputs of analog-digital converter 2 and the binary counter 9. The synchronization input of the second register 5 is connected (to output synchronizer 8. The measuring body works as follows: 3.11 The alternating voltage of the network creates at the output of the rectifier 1 a periodic sequence of cosine-wave pulses that control the frequency and ask 7. At the moment of transition of the mains voltage through zero, the standby delay multivibrator 11 starts up, the back edge of which pulse causes the binary counter 9 and the first register 4 to reset, i.e., after a time equal to the duration of the delay multivibrator 11 is less than the pulse duration of the master oscillator 7. At the output of the adder 6, a zero code is set, which is fed to the first group of inputs of the first register 4. The analog-to-digital converter 2 converts the instantaneous value of the rectified voltage in the code that acts on the first input groups of code converter 3. The second group of its inputs is affected by the output code of the binary counter 9, which corresponds to the sample number (i.e. phase angle), at which the transformation takes place. The second code converter 3 is coded in such a way that the instantaneous code of the output voltage of the rectifier 1 and the code of the number of the next sample (i.e., the phase angle) from the output of the binary counter 9 are converted into the amplitude code of such a sinusoid that The angle can give a measurable instantaneous value of the output voltage of the rectifier 1, and its amplitude is the desired quantity. After the next pulse from the master oscillator 7 is driven to the synchronization inputs of the first register 4 and the binary counter 9, the output code of the binary counter 9 is changed by one. The output codes of cyNfMaTopa 6 and the second converter of classes 3 are written to the first register 4, and its output code is fed to the inputs of the adder so that the sum of the codes supplied to the first and second groups of its inputs is added. The summary code appears at the output of the adder 6 and enters again to the first group of inputs of the first register 4. The next pulse from the output of the master oscillator 7 arriving at the synchronization inputs of the binary counter 9 and the first register A changes the value of the output code of the binary counter 9 by one, and the output code of the adder 6, s Resp amount of codes of all predschuschik election code and the output code of the second transducer 3 is recorded in the first register 4, the code corresponding to their sum, appears at the output of the adder. Thus, the first register 4 and the adder 6 performs the role of a accumulating adder, performing summation of all samples, brought to amplitude, during the half-period of sinusoidal voltage. To average the result, the total code must be divided by the number of samples. It is chosen 2, in this case the division is replaced by the shift operation and the result is matched with P 1 - 1t) of the upper bits of the adder 6 connected through the second register 5 with the inputs of the first code converter 10 (1 is the number of digits of the adder 6, m is the logarithm at base 2, the number of samples summed over a half period from the outputs of the second converter; codes P, the number of higher-order totalizer digits containing the result — the code of the averaged amplitude measured by voltage). After 2 samples, at the outputs of the high-order bits of the adder 6, a code is established corresponding to the average amplitude of the measured voltage. At the moment when the voltage at the output of the rectifier 1 becomes zero, the code of the averaged amplitude of the higher bits of the adder 6 is written to the second register 5, the output code of the second register 5 is converted by the first converter of the codes 10 to the key control code of the stabilizer, which is fed to the output buses device and controls the inclusion of power keys. Then, when the mains voltage goes through zero again, the waiting multivibrator delay 11 starts, and after a time determined by the duration of the pulse of the multivibrator waiting delay 11, the binary counter 9 and the first register 4 are reset to zero, and a new averaging cycle starts, which repeats the operations described above. During the execution of the algorithm, the proposed device measures 51 instantaneous value of rectified voltage} forms the code of the sample number; converts the sample number codes and the instantaneous value of the voltage into the amplitude code of such a sinusoid that a measured ignition voltage can produce at a given phase angle; summarizes with the cumulative result the obtained code value of the voltage with the codes of the preceding samples and finds the sum of the codes of a given number of samples; finds the quotient from dividing the sum of the codes of a given number of samples by their number for half the period of the voltage i spends writing the private code, i.e. the mid-period code of the voltage, or 1.11 times as much, the amplitude value of the sine wave676 filtered from interference by the averaging processing. Thus, determining in each sample the amplitude of the sinusoid that at this phase angle can give the measured instantaneous value of voltage, adding the codes of these random amplitudes over half the period in the process of summing the samples and then dividing the sum by the number of samples by positioning the code in the register gives a half-period average of a sinusoid or 1.11 times the amplitude value of a sinusoid filtered from interference by the averaging processing the code. Therefore, in the proposed device, the speed is improved.