11 Изобретение относитс к электроизмерительной технике и предназначено дл точного цифрового измерени фазовых сдвигов между двум исследуе мыми напр жени ми искаженной формы в услови х действи шумовых помех. Цель изобретени - уменьшение погрешности измерени фазовых сдвигов при нелинейных искажени х исследуемых сигналов, а также при воздействии шумов и помех. Предлагаемое изобретение позвол ет определ ть истинную фазу основной гармоники каждого из исследуемых сигналов, а затем осуществл ть их сравнение. Высока точность измерени фазовых сдвигов между основными гармониками зашумленных и искаженных сигналов достигаетс за счет формировани высокоточных сигналов копий, имеющих тот же период, что и исследуемыеСигналы, и непрерывного отслеживани этих сигналов по фазе. На чертеже представлена структурйа схема цифрового автокомпенсацион ного фазометра. Фазометр содержит два идентичных канала коррел ционно-фазовой обработки , а также блок 1 умножени частоты генератор 2 импульсов, перемно жаюи|ий цифроаналоговый преобразователь 3, посто нньй запоминак ций элемент 4, пересчетные элементы 5 и 6, посто нньй запоминак дий элемент 7, перемножающий цифроаналоговьн преобразователь 8, цифровой отсчетный блок 9, регистр 10 пам ти, интеграторы 11 и 12, компарагор 13, реверсивные счетчики 14 и 15, компаратор 16, элементы ИЛИ 17 и 18. Каждый канал содержит перемножающий цифройналоговьй преобразователь 3 (8), аналоговый вход которого вл етс входом канала, цифровые входь соединены с выходами посто нного запоминающего элемента 4 (7), а выход подключен к входу интегратора 11 (12). В свою очередь выход интегратора 11 (12) соединен с входо компаратора 13 (16). Интеграторы 11 и 12 и компараторы 13 и 16 своими входами синхронизации подключены к одному из пересчетных элементов, например 5. К управл гацим входим пересчетного элемента 5 (6) подсоединены выходы реверсивного счетчика 14 (15) 1,0 подключенного своими входами к выходам компаратора 13 (16), Входы элемента ИЛИ 17 (18) соединены с выходами реверсивного счетчика 14 (15), а выход элемента ИЛИ 17 (18) подключен к установочному входу реверсивного счетчика 14 (15). К тактовым входам пересчетных элементов 5 и 6 .подсоединен генератор 2 импульсов , соединенный с блоком 1 умножени частоты. Блок 1 и генератор 2 вл ютс общими дл обоих каналов фазометра. Информационные выходы одного из пересчетных элементов, например 5, и выход заполнени другого, например 6, подключены к регистру 10 пам ти, соединенному с цифровым отсчетным блоком 9, Блоки 9 и 10 также вл ютс общими дл обоих каканалов фазометра. Фазометр работает следующим образом . Исследуемые сигналы искаженной формы вместе с аддитивными шумами и помехами поступают на аналоговые входы перемножающих цифроаналоговых преобразователей 3 и 8. На цифровые входы последних подаетс периодически измен ющийс во времени параллельный цифровой код, значени которого соответствуют выборкам сигнала строго гармонической формы, следующего с той же частотой , что и исследуемьй сигнал. Период изменени цифрового кода TO где Tj. - длительность периода исследуемого сигнала; m - целое число тактов изменени цифрового кода. Перемножающие цифроаналоговые преобразователи 3 и 8 осуществл ют непрерьшное коррел ционное преобразование , т.е. непрерывное перемножение исследуемого сигнала на его квазигармоническую копию. Посто нна составл юща выходного напр жени перемножающего цифроаналогового преобразовател 3 и 8 зависит от фазового сдвига между основ-, ными гармоническими составл нидими перемножаемых исследуемого сигнала и сигнала копии. Эта зависимость имеет гармонический (косинусоидальный ) характер. Посто нна составл юща выходного напр жени преобразовател обращаетс в нуль при 90°-о или 270-ом фазовом сдвиге перемножаемых сигналов. Выходные напр жени перемножающих цифроаналоговых преобразователей 3 и 8 усредн ютс при помощи интеграторов 11 и 12 в течение интервалов времени, кратны полупериоду исследуемых сигналов, . с целью исключени вли ни высших гармонических составл ющих, попадаю щих на входы интеграторов 11 и 12. Врем интегрировани задаетс одним из пересчетных элементов 5 и 6. Ком параторы 13 и 16 формируют импульсы накапливаемые в реверсивных счетчиках 14 и 13. Если выходные напр жени интеграторов 11 и 12 оказываю с положительными, компараторы 13 и 16 формируют импуйьсы, поступшощие на входы сложени реверсивных счетчиков 14 и 15. При отрицательной пол рности выходных напр жений интеграторов 11 и 12 формируемые компараторами 13 и 16 импульсы поступают на входы вычитани . Емкость N реверсивных счетчиков 14 и 15 выбираетс в зависимости от соотношени сигнал/шум исследуемых сигналов и заданной дисперсии результата отсчета фазового сдвига. Чем меньше соотношение сигнал/шум и меньше требуема дисперси отсчета фазового сдвига, тем больше требуетс емкость N реверсивных счетчиков 14 и 15. В исходном состо нии на реверсив ных счетчиках 14 и 15 устанавливаетс код - , Такое же значение кода устанавливаетс при помощи эле ментов ИЛИ 17 и 18 в те моменты времени, когда в реверсивные счетчики 14 и 15 будет записано суммарное приращение или При этом импульсные cигнaJПll переполнени и обнулени реверсивньк счетчиков 14 и 15 управл ют моментами заиолнени пересчетных элементов 5 и 6 смеща их в сторону достижени компенсации основных гармоник исследуе мого сигнала основными гармониками сигналов копий, при которой посто н ные составл ющие выходных напр жений перемножающих аналогоцифровых преобразователей 3 и В обрат тс в нуль. Коэффициент делени частоты обоих пересчетных элементов 5 и 6 или их емкость п выбираетс в зависимости от требуемого минимально104 го дискрета по фазе , т.е. в зависимости от заданной разрешакицей способности измерени фазовых сдвигов: При лЧд О, Г п - 3600. Код пересчетных элементов 5 и 6 измен етс циклически через интервалы времени, равные периоду следовани импульсов с генератора 2 импульсов . Значени кодов пересчетных элементов Nnc(t) выражают текущее значение фазы С( (t) выходных напр жений пересчетных элементов 5 и 6, Посто нные запоминающие элементы 4 и 7 преобразуют значени кодов фазы, формируемые пересчетньми элементами 5 и 6, в весовые значени кодов строго гармонической функции - синуса или косинуса с нормированной амплитудой NMOIKC соответствующей максимальному значению положительной полуволны колебани . Количество чеек посто нных запоминающих элементов 4 и 7 должно соответствовать количеству устойчивых состо ний пересчетных элементов 5 и 6 п. С учетом свойств симметрии гармоничеЬкой функции это количество может быть уменьшено в два либо в четыре раза. Выходной код посто нных запоминающих элементов 4 и 7, будучи поданным на перемножающие цифроаналоговые преобразователи 3 и 8, измен ет их коэффициенты передачи по строго гармоническому закону.При подаче на входы перемножшощих цифроаналоговых преобразователей 3 и В исследуемых сигналов на их выходах образуетс напр жение, пропорциональное фазовому сдвигу между основными гармониками сигналов копий и основными гармониками зашумленньк искаженных исследуемых сигналов. Процесс уравновешивани фазовых сдвигов происходит следующим образом . Выходные напр жени перемноающих цифроаналоговых преобразователей 3 и 8, пропорциональные начальному рассогласованию фазо5 . вых сдвигов исследуемых сигналов и весовых коэффициентов копий (с учетом сдвига на 90 или 270), усредн ютс в интеграторах 11 и 12 и сравниваютс с нулевым значением на входах компараторов 13 и 16. Зна рассогласований определ ет пол рность выходных напр жений интеграторов 13 и 16 и входы реверсивных счетчиков 14 и 15, на которые подаетс периодическа последователь .-ность импульсов с компараторов 13и 16. В реверсивных счетчиках 14 и 15 происходит накопление кода нарастаю щим или убывающим итогом соответственно . При суммарных цриращени х ко дов реверсивных счетчиков 14 и 15 или -Y, что соответствует результирун цему коду N или О, на выходных шинах реверсивных счетчиков 14и 15 формируютс импульсы, измен ющие значени кода пересчетных элементов 5 и 6 в сторону уменьшени фазового рассогласовани сравниваеьшх в перемножителе сигналов относительно значени ±90. После этого посредством элементов ИЛИ 17 и 18 устанавливаетс начальньгй код реверсивных счетчиков 14 и 15 и цикл .накоплени повтор етс до тех 10Ь пор, пока не наступит равновесие, характеризующеес уменьшением до нул составл ющих выходных напр жений перемножающих цифроаналоговых преобразователей 3 и 8 и выходных напр жений интеграторов 11 и 12. В этом случае сдвиг фаз основных Еаргармоник исследуемого сигнала и сигнала копии приобретает значение 90, а выходные импульсы компараторов 13 и 16 равноверо тно проход т на суммирующий и вычитающ1й входы реверсивных счетчиков 14 и 15, в результате чего импульсы на их выходах будут отсутствовать. Разность кодов пересчетньк элементов 5 и 6, фиксируема регистром 10 пам ти, приобретает установившеес значение и показани цифрового отсчетного блока 9 застабилизируютс . Блок 1 у.1Ножени частоты предназначен дл синхронизации работы автокомпенсационного фазометра. Его коэффициент умножени выбираетс равным коэффициенту делени п частоты пересчетных элементов 5 и . 6. При этом периоду исследуемых сигналов всегда будет соответствовать целое число тактов изменени цифрового кода на выходе посто нных . запоминак цих элементов 4 и 7.11 The invention relates to electrical measuring equipment and is intended for accurate digital measurement of phase shifts between two studied stresses of a distorted form under the conditions of action of noise interference. The purpose of the invention is to reduce the measurement error of phase shifts with nonlinear distortions of the signals under study, as well as under the influence of noise and interference. The present invention allows to determine the true phase of the main harmonic of each of the signals under study, and then compare them. High accuracy in measuring phase shifts between the main harmonics of noisy and distorted signals is achieved by generating highly accurate copy signals having the same period as the signals under study, and by continuously tracking these signals in phase. The drawing shows a block diagram of a digital autocompensation phase meter. The phase meter contains two identical channels of correlation-phase processing, as well as the unit 1 multiplying the frequency of the generator 2 pulses, the alternating digital-to-analog converter 3, the permanent memorization element 4, the recalculating elements 5 and 6, the permanent memorizing element 7, multiplying digital-to-analog converter 8, digital reading block 9, memory register 10, integrators 11 and 12, comparator 13, reversible counters 14 and 15, comparator 16, elements OR 17 and 18. Each channel contains multiplying digital-analog converter 3 (8), DEN input of which is a channel input, digital inputs connected to the outputs of PROM element 4 (7), and an output connected to the input 11 of the integrator (12). In turn, the output of the integrator 11 (12) is connected to the input of the comparator 13 (16). Integrators 11 and 12 and comparators 13 and 16 with their synchronization inputs are connected to one of the counting elements, for example 5. To control the input of the counting element 5 (6), the outputs of the reversing counter 14 (15) 1.0 connected by their inputs are connected to the outputs of the comparator 13 (16), the inputs of the element OR 17 (18) are connected to the outputs of the reversible counter 14 (15), and the output of the element OR 17 (18) is connected to the installation input of the reversing counter 14 (15). A pulse generator 2 is connected to the clock inputs of the scaling elements 5 and 6. It is connected to the frequency multiplication unit 1. Block 1 and generator 2 are common to both channels of the phase meter. The information outputs of one of the counting elements, for example 5, and the output of the filling of the other, for example 6, are connected to the memory register 10 connected to the digital reading unit 9, Blocks 9 and 10 are also common to both of the phase meter channels. Phase meter works as follows. The studied signals of distorted form, together with additive noise and interference, are fed to the analog inputs of multiplying digital-to-analog converters 3 and 8. The digital inputs of the latter are supplied with a periodically varying parallel digital code, the values of which correspond to samples of a signal of a strictly harmonic form, following the same frequency, which is the test signal. Period of change of the digital code TO where Tj. - the duration of the period of the investigated signal; m is an integer number of digital code change cycles. The multiplying digital-to-analog converters 3 and 8 perform a continuous correlation transformation, i.e. continuous multiplication of the signal under study by its quasi-harmonic copy. The constant component of the output voltage of the multiplying digital-to-analog converter 3 and 8 depends on the phase shift between the fundamental harmonic components of the multiplied test signal and the copy signal. This dependence has a harmonic (cosine) character. The constant component of the output voltage of the converter vanishes at 90 ° -o or 270th phase shift of the multiplied signals. The output voltages of the multiplying digital-to-analog converters 3 and 8 are averaged with the help of integrators 11 and 12 for periods of time that are multiples of the half-period of the signals under study,. in order to eliminate the effect of higher harmonic components falling on the inputs of the integrators 11 and 12. The integration time is set by one of the scaling elements 5 and 6. Clock 13 and 16 form pulses accumulated in the reverse meters 14 and 13. If the output voltages of the integrators 11 and 12 are positive, the comparators 13 and 16 form impuls that go to the inputs of the addition of reversible counters 14 and 15. When the output voltages of the integrators 11 and 12 are negative, the impulses are received by the comparators 13 and 16 and subtracting inputs. The capacity N of the reversible counters 14 and 15 is selected depending on the signal-to-noise ratio of the signals under study and the predetermined dispersion of the phase shift reading result. The smaller the signal-to-noise ratio and the smaller the required phase shift dispersion, the more the capacity of N reversing counters 14 and 15 is required. In the initial state, the code - is installed on the reversible counters 14 and 15, the same code value is set using the elements OR 17 and 18 at those times when the total increment is written to the reversing counters 14 and 15. In this case, the pulsed signals for overflow and zeroing of the reversible counters 14 and 15 control the moments of filling the recalculated elements 5 and 6 by shifting them into thoron achieve compensation fundamental harmonic of the signal under study forward fundamental harmonics signal copies, where n nye DC components output voltages multiplying analog-converters 3 and B are inverse to zero. The frequency division factor of both scaling elements 5 and 6, or their capacitance n, is selected depending on the required minimum phase increment, i.e. depending on the specified resolution of the phase shift measurement ability: For lHD, G, G - 3600. The code of the scaling elements 5 and 6 changes cyclically at intervals equal to the pulse following period from the generator 2 of pulses. The codes of the scaling elements Nnc (t) express the current value of the phase C ((t) of the output voltages of the scaling elements 5 and 6; the permanent storage elements 4 and 7 convert the values of the phase codes generated by the scaling elements 5 and 6 into the weight values of the codes strictly harmonic function - sine or cosine with the normalized amplitude NMOIKC corresponding to the maximum value of the positive half-wave oscillation. The number of cells of the permanent storage elements 4 and 7 must correspond to the number of steady states of counting elements 5 and 6 p. Taking into account the symmetry properties of the harmonic function, this number can be reduced by a factor of two or four. The output code of the permanent storage elements 4 and 7, when fed to multiplying digital-analog converters 3 and 8, changes their transmission coefficients according to a strictly harmonic law. When applying to the inputs of multiplying digital-to-analog converters 3 and B of the signals under study, a voltage is formed at their outputs proportional to the phase shift between the main harmonics of the copy signals and the main harmonics of the noisy distorted signals under study. The process of balancing phase shifts is as follows. The output voltages of alternating digital-to-analog converters 3 and 8 are proportional to the initial phase mismatch5. output shifts of the studied signals and copy weights (taking into account a shift of 90 or 270), are averaged in integrators 11 and 12 and compared with a zero value at the inputs of comparators 13 and 16. The mismatch determines the polarity of the output voltages of integrators 13 and 16 and the inputs of the reversible counters 14 and 15, to which a periodic sequence of pulses is applied from the comparators 13 and 16. In the reversible counters 14 and 15, the accumulation of a code with increasing or decreasing results occurs, respectively. When the total crushing of the codes of the reversible counters 14 and 15 or -Y, which corresponds to the resultant code N or O, pulses are generated on the output buses of the reversible counters 14 and 15 that change the code values of the scaling elements 5 and 6 in the direction of decreasing signal multiplier relative to a value of ± 90. After that, the elements OR 17 and 18 establish the initial code of the reversible counters 14 and 15 and the accumulation cycle is repeated until an equilibrium occurs, characterized by decreasing to zero the output voltages of the multiplying digital-analogue converters 3 and 8 and the output voltages of the integrators 11 and 12. In this case, the phase shift of the main Harmonic of the signal under study and the copy signal becomes 90, and the output pulses of the comparators 13 and 16 equally pass to the summing and subtracting moves reversible counters 14 and 15, whereby the pulses at their outputs will be omitted. The code difference of the recalculated elements 5 and 6, fixed by the memory register 10, acquires the steady state and the readings of the digital reading unit 9 are stabilized. Block 1 of the U. Knock frequency is designed to synchronize the operation of the autocompensation phase meter. Its multiplication factor is chosen equal to the division factor n of the frequency of the scaling elements 5 and. 6. At the same time, the period of the studied signals will always correspond to an integer number of clock cycles for changing the digital code at the output of the constants. memorize elements 4 and 7.
UcuZHUcuZh