SU1107145A1 - Устройство дл приема избыточных сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНЫХ СИГНАЛОВ, содержащее приемник , вход которого  вл етс  входом устройства, выход приемника соединен с входом блока пам ти, первый выход которого соединен с первым входом формировател  управл ющего сигнала и через пороговый селектор - с входом первого декодера, первьм выход которого соединен с первым входом элемента ИЛИ,второй выход - с входом первого регистра и с первым входом второго декодера, выход второго декодера соединен с первым входом блока регистров, первый выход которого соединен с вторым входом элемента ИЛИ, вторые выход и вход подключены соответственно к второму входу и к выходу формировател  управл ющего сигнала, вторые выходы блока пам ти соединены через формирователь импульса с соответствующими первыми входами блока сумматоров, второй вход которого подключен к первому выходу первого регистра, выходы блока сумматоров соединены с соответствующими входами третьего декодера, первые выходы которого соединены с соответствующими входами второго регистра, выход которого соединен с вторым входом второго декодера, второй выход третьего декодера соединен с третьим входом элемента РШИ, выход § которого  вл етс  выходом устройства, отличающеес  .тем, что,с целью повьшени  помехоустойчивости приема сигналов, в него введены блок элементов И, сумматор, третий регистр и пороговьй элемент, выходы третьего регистра соединены с соответствующими nepBbiNiH вxoдa пi блока к элементов И, вторые входы которого подключены к соответствующим вторымвыходам первого регистра, выходы соединены с соответствующими-вхо 4 СП дами сумматора, выход сумматора соединен через пороговый элемент с первым входом третьего регистра, второй вход которого подключен к выходу второго декодера, а выход соединен с четвертым входом эле мента ИЛИ.

Description

Изобретение относитс  к электро св зи и может быть использовано в системах передачи информации дл  приема составных сигналов с избыточностью , использующтх длинные и сверхдлинные помехоустойчивые коды. Известно устройство дл  приема избыточных сигналов, содержащее пороговый селектор, блок сравнени  и решающий блок lj , Недостатком известного устройст  вл етс  низка  помехоустойчивость приема сигналов, поскольку в нем недостаточно полно используетс  апостериорна  информаци  о прин то слолгаом сигнале с избыточностью. Известно также устройство дл  приема дискретной информации, соде жащее блок отсчета сигнала, блок сравнени , блок пам ти, блок пороговых уровней напр жений, блок опр са и решающий блок 2. Недостатком данного устройства  вл етс  ограниченна  область функ щональных возможностей, так как устройство обрабатьшает ограниченный класс сигналов, формируемых на основе мажоритарно Декодируемых ко дов. Наиболее близким к предлагаемом  вл етс  устройство дл  приема изб точных сигналов, содержащее приемник , вход которого  вл етс  входом устройства, выход приемника соединен с входом блока пам ти, первый выход которого соединен с первым входом форю1ровател  управл ющих сигналов и через пороговый селектор - с входом первого декодера, первьд выход которого соединен с п вым входом элемента ИЛИ, второй вы ход - с входом первого регистра и первым входом второго декодера, вы ход второго декодера соединен с первым входом блока регистров, пер выход которого соединен с вторым входом элемента ИЛИ, вторые выход вход подключены соответственно к второму входу и к выходу формирова л  управл ющего сигнала, вторые вы ходы блока пам ти соединены через формирователь импульса с соответству ющими первыми входами блока сумматор второй вход которого подключен к выходу первого регистра, выходы блока сумматоров соединены с соответствующими входами третьего деко ра, первые выходы которого соединены с cooтвeтcтвyющи M входами второго регистра, выход которого соединен с вторым входом второго декодера,второй выход третьего декодера соединен с третьим входом элемента ИЛИ, выход которого  вл етс  выходом устройства. Известное устройство обладает высокой оперативностью приема сообщений З . Однако известному устройству свойственен недостаток, дл  вы влени  которого рассмотрим геометрическую модель процесса обработки составного сигнала с избьпочностью. Изображенна  па фиг.2 область соответствует части области сигнальных точек, кажда  из которых определ ет аналоговый сигнал на выходе аналогового демодул тора известного устройства. В частности, изображены сигнальные точки, которые в одном случае (если они расположены левее линии ЛВ - прием в целом) отождествл ютс  с разрешенной кодовой комбинацией { , а в другом (если они наход тс  правее линии АВ, а процедура приема - прием в целом) - с разрешенной кодовой комбинацией Ч 2 Ломанка  лини  1-2-3-4-5-6-7-8 есть граница областей отождествлени  сигнальных точек с разрешенными кодовыми комбинаци ми Y, и Yp при посимвольном приеме. Как известно, процедура посимвольного приема вк.пючает две операции . Перва  операци  реализуетс  в так называемой первой решающей схеме , состо щей из аналогового демодул тора (на выходе его формируютс  сложные аналоговые сигналы Х) и однопорогового квантизатора (аналогоцифрового преобразовател ), на выходе которого формируетс  двоична  кодова  комбинаци  Y, Втора  операци  - декодирование комбинации Y в ближайшую разрешенную двоичную кодовую комбинацию Y , Она реализуетс  с помощью декодера, исправл ющего ошибки. Рассмотрим некоторые частные случаи . Будем считать, что передавалась двоична  кодова  комбинаци  V , 1. Выходной аналоговый сигнал демодул тора Х(. С помощью первой решающей схемы (однопорогового селектора ) сигнал X, отождествл етс  с 3 двоичной кодовой комбинацией VJ котора  декодером преобразуетс  в разрешенную кодовую комбинацию Y. Прием, в целом зак.п очаетс  в сравнении рассто ний между аналоговым сигналом и BceivOi используемыми в системе разрешенными кодовыми кoмбинaци  {и с последующим прин тием решени  в пользу той из разре шейных комбина1р1й, дл  которой укаванное рассто -ние наименьшее. При приеме в целом сигнальна  точка Х отождествл етс  с ближайшей разрешенной кодово й комбинацией Т (точки, расположенные левее АВ,наход тс  ближе к V. а точки, которы расположены правее линии АВ, - ближе к Yg ) Можно заключить, что посимвольный прием приводит к ошибочному решению, а прием в целом дл  данного - к безошибочному решению. Отметим, что, хэьшингово рассто ние меззду д и ij равно Л-1 если об нечетно если Об четно максимальному удалению двоичной ком бинации Y-J от своей разрешенной комбинации 2,На выходе аналогового демодул тора формируетс  сигнал 2 который квантизатором (т.е. однопо роговым селектором) преобразуетс  в комбинацию 2 J отождествл емую декодером с . Тогда можно заключит что посимвольное решение безошибоч Заметим, что хэммингово рассто ние ме эду 2 и Y 2 максимально равно t, 3.Выходным сигналом аналоговог демодул тора  вл етс  Х. При поси вольной обработке он преобразуетс  соответственно в и в Y, что также соответствует безошиЗочному решению. Хэммингово рассто ние меж ду Y, и YI равно t, I :Анализ рассмотренных случаев позвол ет сделать следующ 1е выводы в области отождествлени  калсцой разрешенной комбинации имеютс.  двои ные комбинации, удаленные -от разрешенных на максимально возможное (в пределах исправл ющей способност кода) рассто ние равное tj посимвольное решение только в случае, когда указанное рассто ние равно 5 именно t, может быть или ошибочным (случай 1) или безошибочным (случаи 2 и 3). Из данных выводов следует, что в случае, когда рассто ние между выходной комбинацией порогового селектора и ей соответствующей выходной разрешенной комбинацией декодера равно t, решение посимвольной процедуры неоднозначно и с помощью алгоритма, реализуемого в известном устройстве, необходимо сформировать другую разрешенную кодовую комбинацию, с помощью которой и разрешаетс  указанна  неоднозначность . Если же рассто ние между указанными комбинаци ми меньше t, то алгоритм, св занный с формированием второй разрешенной комбинацией, примен ть не имеет смысла, так как в этом выходна  комбинаци  (перва ) с высокой степенью достоверности соответствует переданной. Теперь рассмотрим основные моменты обработки избыточн1.1Х сигналов в известном устройстве: а)если выходной аналоговьй сигнал демодул тора есть Х, то на выходе однопорогового квантизатора формируетс  разрешенна  двоична  кодова  комбинаци  Yo , что фиксируетс  декодером , обнаруживающим ош11бки. В данном случае ошибки отсутствуют и разрешенна  кодова  комбинаци  Yo выдаетс  через элемент ИЖ на выход известного устройства б)выходной аналоговый сигнал соответствует сигнальной точке Xg (фиг.2). В этом случае на выходе квантизатора фop rapyeтc  двоична  кодова  комбинаци  YI, не  вл юща с  разрешенной. Поэтому через декодер, обнаруживающий ошибки, Yg подаетс  в декодер, исправл ющий ошибки. Выходна  разрешенна  кодова  комбинаци  Yg декодера, исправл ющего omii6КИ; записываетс  в блок регистров пам ти. В известном устройстве не сразу анализируют тот факт, что  вл етс  Y2 переданной или нет. .г Прежде выполн ют следующие операции. С помощью двоичного регистра, решающего блока и сумматора по модулю два из Xg и V фop иpyют двоичную кодовую комбинацию Ytt В случае, когда  вл етс  разрешенной комбинац,ией,она через декодер, обнаруж11ваю1 Д1й oimi6 ки , и элемент ИЛИ вьщаетс  на выход

устройства. В протигзном случае YU/ с помощью декодера, исправл ющего ошибки, преобра.зуют в разрешенную двоичнуро кодовую комбинацию, например , YD/ . Далее Yot записывают в блок регистров пам ти. В известном устройстве не сразу анализируют тот факт, что  вл етс  Y . переданной или и ет 5

в)сигнал Хр таков, что ему соответствует двоична  кодова  комбинаци  Ч р . В этом случае кратность г о11П1бки5 котора  перевела Y J р ; равна 1 г t. Это наиболее веро тна  ситуаци  при обработке составнЕ 1х сигналов с избыточностью , формируемых на основе длинных и сверхдлинных , дл  которых макст-п 1альна  кратность исГ1равлт емых ошибок t 2. Алгоритм обработ си соответствует алгоритму u,S. В этом случае передатиюй (с наиболыией веро тностью) будет  вл тьс  перва  выходна  комбинац1-1Я декодера, исправл ющего ошибки,

г)сигналу Х./Хл соответствует

УV I /

двоична  кодова  комбинаци х т,е, имеет место тот случай,когда кратность оил-1бкиравна г t. Ив этом случае в известном устройстве реализуетс  алгоритм n.S что  вл етс  целесообразным.

Следовательно, в известном устL

роистве в случае ситуации по п, D. прин тие решени   вл етс  излишне длительным. Достаточно установить, что г t, и тогда выходна  разрешенна  комбинаци  декодера, исправл ющего ошибки, будет  вл тьс  переданной (веро тность этого событи  велика).

Таким образом, в известном устройстве в наиболее часто встречающихс  ситуаци х формируют вторую двоичную разрешенную кодовую комбинацию , что не  вл етс  необходимы При этом функционирует декодер, исправл ю1Щ-1Й ошибки, формирователь импульса (решаюш 1Й блок),  вл ющиес  достаточно сложны ш устройствами. Это вызывает увеличение веро тности ошибочного приема составного сигнал . с избыточностью в результате увеличени  веро тности сбо  в декодере, исправл ющем ошибки, или в решающем блоке, что  вл етс  недостатком изв.естного устройства.

Цель изобретени  - повышение помехоустойчивости приема составных сигналов с избыточностью за счет уменьшени  веро тности сбо  в декодере , исправл ющем ошибки, и в решающем блоке путем исключени  из процесса обработки сигналов указан} ых блоков в наиболее часто встречающихс  ситуаци х.

Указанна  цель достигаетс  тем, что в устройство дл  приема избыточных сигналов, содержащее приемник , вход которого  вл етс  входом устройства, выход приемника соединен с входом блока пам ти,первый выход которого соединен с первым входом формировател  управл юш .его сигнала и через пороговый селектор - с входом первого декодера , первый выход которого соединен с первым входом элемента ИЛИ, второй выход - с входом, первого регистра и с первым входом второго декодер выход второго декодера соединен с первым входом блока регистров,первый выход которого соединен с вторым входом элемента ИЛИ, вторые выход и вход подключены соответственно к второму входу и к выходу формировател  управл ющего сигнала, вторые выходы блока пам ти соединены через формирователь импульса с соответствуюш 1ми первыми входами блока сумматоров, второй вход которого подключен к первому выходу первого регистра, выходы блока сумматоров соединены с соответствующими входами третьего декодера, первые выходы которого соединены с соответствующими входами второго регистра, выход которого соединен с вторым входом второго декодера , второй выход третьего декодера соединен с третьим входом элемента ИЛИ, выход которого  вл етс  выходом устройства, введены блок элементов И, сумматор, третий регистр и пороговый элемент, выходы третьего регистра соединены с соответствую11Ц5МИ первь№1И входами блока элементов И, вторые входы которого подключены к соответству1ош 1м вторым выходам первого регистра, выходы соединень с соответствутащими входами сумматора, выход сумматора соединен через пороговый элемент с первым входом третьего регистра, второй вход которого подключен квыходу второго декодера, а выход соединен с четвертым входом элемента ИЛИ. На фиг,1 представлена структурн схема устройства дл  приема избыто ных сигналов| на фиг.2 - геометрическа  модель, по сн юща  работу устройства. Устройство содержит приемник 1 (аналоговый демодул тор), блок 2 пам ти, пороговый селектор 3, декодер 4, исправл ющий оиибки,блок регистров, формирователь 6 управл ющего сигнала, регистр 7, формирователь 8 импульса, блок 9 сумматоров по модулю, два, регистр 10, декодеры 11 и 12, обнару сивающте ошибкиJ элемент ИЛИ 13 и анализатор .14, в который вход т блок 15 элементов И, регистр 16, сумматор 17 и пороговьп элемент 18. Блок 5 регистров сострит из дву регистров сдвига, в которые последовательно записывают две разрешенные комбинации. По управл ющему сигналу из формировател  6 эти комбинации считываютс  из блока 5 в формирователь 6. По другому управл ющему сигналу комбинаци  с одного из регистров считываетс  на выход устройства. Формирователь 6 управл ющего си нала определ ет ту из двух разреше ных комбинаций блока 5, котора  в наибольшей степени коррелировала с аналоговым сигналом X. Формировате 6 выполнен на двух коррел торах и вычитателе. Формирователь 8 импульса опреде ет номер разр да минимального элементарного сигнала с выхода аналогового демодул тора 1 и ставит на его место единичный импульс. Устройство работает следующем о разом. Составной сигнал с избыточност из канала св зи поступает в анало вый демодул тор 1, в котором прео разуетс  в выходн по совокупность разностных элементарных сигналов X (,...,Х), где п - количество элементарньк сигналов в со тавном избыточном сигнале или коли чество двоичных сигналов в кодовы комбинаци х. Аналогова  комбинаци запоминаетс  в блоке 2 пам ти.Дал аналоговые сигналы Х поступают вход, порогового селектора 3, кото преобразует их в двоичные символы ( 1 1,п). Ути двоичные символы , образуют двоичную кодовую комбина1ЩЮ ( X,, Ч -2) 1 п) °°Р поступает на декодер 11. Если в декодере 11 не будет обнаружено ошибки, т.е. комбинаци х  вл етс  разрешенргой кодовой комбинацией, то она через элемент ИЛИ 13 выдаетс  на выход устройства, после чего все блоки привод тс  в исходное состо ние , и устройство готово к обработке следующего входного сигнала. При обнаружении оигибок в Y она подаетс  на вход регистра 7,где запоминаетс , и на вход декодера 4, в котором отождествл етс  с ближайшей разрешенной кодовой комбинацией Y Комбинаци  записываетс  в блок 5 регистров и в анализатор 14.В анализаторе вычисл ют хэм№1нгово рас-р сто ние между комбинаци ми и Ч ., Если это рассто ние меньше кратности t исправл емой кодом о1Ш1бки, ToY выдаетс  из анализатора через элемент ИЛИ 13 на выход устройства и все блоки привод тс  в исходное состо ние , и устройство готово к обработке следующего входн-ого сигнала. В противном случае из буферного блока 2 пам ти аналоговые разностные сигналы параллельно считываютс  в формирователь 8 импульса, в котором определ етс  наименьший из аналоговых сигналов. На выходе формировател  8 формируетс  двоична  кодова  комбинаци  Т, в которой eдиничнF lй символ находитс  в разр де с тем же номером, что и наименьший аналоговьш символ. Другие (п-1) разр дов нулевые. После этого из регистра 7 в блок 9 сумматоров по модулю два поступает двоична  кодова  комбинаци  Y, Номер.единич- ного разр да соответствует номеру наименьшего разностного сигнала на выходе аналогового демодул тора. Б блоке 9 сумматоров суммируютс  в параллельном коде двоична  кодова  комбинаци  и поступающа  из регистра 7 кодова  комбинаци   вл юща с  грубой оценкой составного сигнала с избыточностью. В результате суммировани  на выходе блока 9 образуетс  двоична  кодова  комбинаци  YT.. Двоична  кодова  комбинаци  Ч2 подаетс  в декодер 12, обнаруживающий ошибки. В декодере 12 комбинаци  Xn анализируетс  иа наличие ошибок . Если их нет, то комбинахщ  g через элемент ИЛИ 13 вьщаетс  на выход устройства, после чего все блки привод тс  в исходное состо ние и начинаетс  щпсл обработки следующего составного сигнала с избыточностью .

Если ошибки в 2 имеютс , то эт комбинаци  записываетс  в  чейки пам ти регистра 10. Двоична  кодова  комбинаци  Чгр отличаетс  от двоичной кодовой комбинации регистра 7 в одном разр де, номер которого определ етс  номером единичного разр да выходной двоичной кодовой комбинации У фop шpoвaтeJIЯ 8.

Считыва сь из регистра 10,комбиHaujiK 2 отождествл етс  в декодер 4, исправл ющем ошибки, с ближайшей разрешенной двоичной кодовой комбинацией Y д . Эта разрешенна  комбинаци  также записываетс  в блок 5 регистров и в анализатор 14, сбрасыва  в анализаторе 14 комбинацию , В анализаторе 14 вычисл етс  ХЭГФ1ИПГОВО рассто ние между комбиV vP наци ми Хо и г ьсли это рассто ни

ч Р

t, ТО комбинаци  выдаетс  из анализатора 14 на выход устройства через элемент ИЛИ 13, после чего все бло1да привод тс  в исходное состо ние и устройство готово к обработке следующего сигнала. Если указанное рассто ние равно или больше t, то из блока 2 пам ти в формирователь б управл ющего сигнала поступает точна  оценка X составног сигнала с избыточностью, а из блока 5 считываютс  дво1иные разрешенные кодовые комбинацииY и 2, формирователе б определ етс , кака  из двух разрешенных кодовых комбинаций в наибольшей степени соответствует сигналу точной оценки X (в наибольшей степени коррелирована с X). Эта комбинаци  по управл ющему сигналу из формировател  6 в блок 5 считываетс  из последнего на выход устройства . После этого все блоки устройства привод тс  в исходное состо ние , и устройство готово к обработке следующего составного сигнала с избыточностью.

Техническое преимущество изобретени  по сравнению с прототипом

загшючаетс  в ументэщении количества операций при обработке, составных сигналов с избыточностью при наиболее веро тных конфигураци х векторов дшибок (их вес меньше, чем максималь на  кратность исправл емых кодом ошибок t). Это дает возмолшрсть умень™ шить вли ние сбоев (особенно в декоере 4, исправл ющем ошибки, который  вл етс  достаточно сложньгм устрой™ ством в слуггае обработки длинных и сверхдлинных помехоустойчивых кодов с высокой корректирующей способностью ) на процесс обработки избы точных сигналов,

Ориентировочньш выигрыш по помехоустойчивости приема составных сигналов с избыточностью может быть определен следующим образом.

Пусть К-  вл етс  коэффициентом, учитывающим вли ние сбоев (например , в декодере 4, исправл ющем ошибки) при весе вектора ошибок равном W i и последующем исправлении этой о иибки декодером 4. Тогда дл  известного устройства можно выражение, определ ющее веро тность правильного приема составного сигнала с избыточностью, представить в виде

:p,-.ii,-c;,),i. (1) . (j

Так как веро тность сбоев дл  кратности ошибок i t в декодере, справл ющем ошибки, существенно меньшена, то выражение дл  веро тности правильного приема составного игнала с избыточностью с помощью редлагаемого устройства может быть определено как

1-1 .-(2)

Р, Г ., .г ,nt/. mn-t

(-pY

П

А 0

выражений (1) и (2)

Из сравнени  ледует, что

п

устройство обладает более высокой помехоустойчивостью по сравнению с известным.

Очевидно также, что преимущество предлагаемого устройства тем существеннее , чем мощнее помехоустойчивьш код (т.е. больше значени  п и t) и вьше качество канала св зи.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНЫХ СИГНАЛОВ, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом блока памяти, первый выход которого соединен с первым входом формирователя управляющего сигнала и через пороговый селектор - с входом первого декодера, первый выход которого соединен с первым входом элемента ИЛИ,второй выход - с входом первого регистра и с первым входом второго декодера, выход второго декодера соединен с первым входом блока регистров, первый выход которого соединен с вторым входом элемента ИЛИ, вторые выход и вход подключены соответственно к второму входу и к выходу формирователя управляющего сигнала, вторые выходы блока памяти соединены через формирователь' импульса с соответствующими первыми входами блока сумматоров, второй вход которого подключен к первому выходу ' первого регистра, выходы блока сумматоров соединены с соответствующими входами третьего декодера, первые выходы которого соединены с соответствующими входами второго регистра, выход которого соединен с вторым входом второго декодера, второй выход третьего декодера соединен с третьим входом элемента ИЛИ, выход которого является выходом устройства, S отличающееся .тем, что,с целью повышения помехоустойчивости приема сигналов, в него введены блок элементов И, сумматор, третий регистр и пороговый элемент, выходы третьего регистра соединены с соответствующими первыми входам! блока и элементов И, вторые входы которого подключены к соответствующим вторым· выходам первого регистра, выходы соединены с соответствующими-входами сумматора, выход сумматора соединен через пороговый элемент с первым входом третьего регистра, второй вход которого подключен к выходу второго декодера, а выход соединен с четвертым входом элемента ИЛИ.

   SU _т, 1107145

   1 107 145