SU1105940A1 - Буферное запоминающее устройство - Google Patents

Abstract

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее информационный накопитель, управл ющие входы и выход которого подключены соответственно к первомуи второму выходам и входу блока управлени , информационные входы - к выходам входного регистра числа, инфо1391ационные выходы - к входам выходного регистра числа , адресные входы - к выходам коммутатора адреса, первый адреснЬш вход которого подключен к выходу счетчика адреса, управл ющие входы коммутатора адреса соединены с третьим и четвертым выходами блока управлени , вход счетчика адреса подключен к п тому выходу блока управлени  и к первому входу счетчика числа  чеек пам ти, второй вход которого подклюiчен к шестому выходу блока управле:нн , а выход - к входу блока анали .за информации, выход которого  вл :етс  одним из выходов устройства, :отличающеес  тем, что, с целью расширени  области применени  устройства путем реализации возмож ,ности геометрической нормализации записываемой видеоинформации, в него введены накопитель коэффициентов преобразовани , сумматор, синхронизатор и блок формировани  номера фрагмента изображени , первый выход которого подключен к первому входу накопител  коэффициентов преобразовани , второй и третий вьпсоды соединены соответственно с первым и вторым входами синхронизатора, а вход подключен к одному из выходов синхронизатора , третий вход которого соединен с. шестым выходом блока управлени , другие выходы синхронизатора соединены соответственно с одними из входов сумматора и вторым входом накопител  коэффициентов преобразовани , выход которого соединён с другим входом сумматора первьй выход (Л которого подключен к второму адресному ВХОДУ коммутатора адреса,, а второй выход соединен - с третьим входом накопител  коэффициентов пре§ образовани , четвертый вход кото ,рого  вл етс  одним из входов устройства . о сд 2. Устройство по п. 1, отличающеес  тем, что блок форсо мировани  номера фрагмента изображени  содержит группу счетчиков, дополо нительный сумматор, триггер, элемент И, причем счетный вход первого счетчика группы  вл етс  входом блока, выход переноса подключен к счетному входу второго счетчика группы, к первому входу элемента И и  вл етс  . одним из выходов блока, разр дные выходы второго счетчика группы подключены к одним из входов дополнительного сумматора, выход переноса к счетному входу третьего счетчика группы и к входу установки О

Description

тригтера, единичный выход которого подключен к второму входу элемента И, выход переноса третьего счетчика группы подключен к счетному входу четвертого счетчика группы и к входу установки 1 триггера, други входы сумматора подключены к разр дным выходам четвертого счетчика группы, выходы дополнительного сумматора и элемента И  вл ютс  другими выходами блока.

3. Устройство по п.1, отличающеес  , что синхронизатор содержит первый и второй элементы НЕ, первый и второй элементы задержки, группу элементов И,

5940

причем вход второго элемента задержки  вл етс  одним из входов и выходов синхронизатора, выход второго элемента задержки подключен к первым входам элементов И группы, вторые входы которых соединены соответственно с выходами первого и второго элементов НЕ и с входом первого элемента НЕ, третий вход одного из элементов И группы соединен с входом второго элемента НЕ, а выход с входом первого элемента задержки, входы элементов НЕ  вл ютс  другими входами синхронизатора, другими выходами которого  вл ютс  выходы элементов И группы и первого элемента задержки.

Изобретение относитс  к вычислительной технике и может быть использовано при построении буферных запоминающих устройств систем обработки видеоинформации.

Известно буферное запоминающее устройство, содержащее блоки пам ти , в которые занос тс  коды элементов изображени , и соединенные с блоками пам ти счетчики адресов записи-считывани . При построчной развертке элементов изображени  запись их в блоки пам ти и считывание в устройства регистрации пр извод тс  по последовательным адресам - в пор дке поступлени  элементов 1 .

Однако функциональные возможности этого устройства ограничены вследствие невозможности реализации геометрической нормализации видеоинформации , в результате проведени  которойпоследовательный характер ввода либо вывода элементов изображени  может нарушатьс .

Наиболее близким к изобретению  вл етс  буферное запоминающее устройство , содержащее накопитель, входы которого подключены к одному Из выходов блока управлени , выходу входного регистра числа и выходу элемента И-ИЛИ, выход накопител  подключен к входу выходного регистра числа, входы элемента И-ИЛР1 подключены к вьгходам счетчиков адреса записи и чтени , входы которых подключены к соответствующим выходам блока управлени  и входам счетчика объема накопител , сумматор, схему сравнени  и блок анализа состо ни  накопител , причем входы сумматора подключены к выходам счетчика адреса чтени  и счетчика объема накопител , а выход - к схеме сравнени , второй вход которой соединен со счетчиком адреса записи, первый вход блока анализа состо ни  накопител  подключен к блоку управлени , а второй, третий и четвертый  вл ютс  выходами схемы сравнени  2.

Недостатком данного устройства  вл етс  невозможность геометрической нормализации видеоинформации в нем, что сужает область применени  устройства.

Геометрическа  нормализаци  видеоинформации состоит в преобразовании координат элементов входного изображени  согласно преобразовани м

-f(j(,}

(1)

X , У - преобразованные координаты отдельного элемента выходного изображени , X , V - координаты элемента во входном изображении. 3 Элемент изображени  характеризуетс  соответствующим кодом оптической плостности. Цель изобретени  - расширение о ласти применени  устройства путем реализации возможности геометрической нормализации записываемой видео информации. Поставленна  цель достигаетс  тем, что в буферное запоминающее устройство, содержащее информационный накопитель, управл ющие входы выход которого подключены соответс венно к первому и второму выходам и входу блока управлени , информационные входы - к выходам входного регистра числа, информационные выходы - к входам выходного регистра числа, адресные входы - к выходам коммутатора адреса, первый адресный вход которого подключен к выходу счетчика адреса, управл ющие входы коммутатора адреса соединены с третьим и четвертым выходами блока управлени , вход счетчика адреса по ключен к п тому выходу блока управлени  и к Первому входу счетчика числа  чеек пам ти, второй вход которого подключен к шестому выходу блока управлени , а выход - к входу блока анализа информации, выход которого  вл етс  одним из выходов устройства, введены накопитель коэф фициентов преобразовани , сумматор синхронизатор и блок формировани  номера фрагмента изображени , первы выход которого подключен к первому входу накопител  коэффициентов прео разовани , второй и третий выходы соединены соотвегственно с первым и вторым входами синхронизатора, а вход подключен к одному из выходов синхронизатора, третий вход которо соединен с шестым выходом блока управлени , другие выходы синхронизатора соединены соответственно с одними из входов сумматора и вторым входом накопител  коэффициентов преобразовани , выход которого соединен с другим входом сумматора, первый выход которого подключен к второму адресному входу коммутатора адреса, а второй выход соединен с третьим входом накопител  коэффици тов преобразовани , четвертый вход которого  вл етс  одним из входов устройства. Блок формировани  номера фрагмента изображени  содержит группу 404 счетчиков, дополнительный сумматор, триггер, элемент И, причем счетный вход первого счетчика группы  вл етс  входом блока, выход переноса подключен к счетному входу второго счетчика группы, к первому входу элемента И и  вл етс  одним из выходов блока, разр дные выходы второго счетчика группы подключены к одним из входов дополнительного сумматора , выход переноса - к счетному входу третьего счетчика группы и к входу установки О триггера, единичный выход которого подключён к второму входу элемента И, выход переноса третьего счетчика группы подключей к счетному входу четвертого счетчика группы и к входу установки 1 триггера, другие входы сумматора подключены к разр дньм выходам четвертого счетчика группы, выходы дополнительного сумматора и элемента И  вл ютс  другими выходами блока. Синхронизатор содержит первый и второй элементы НЕ, первый и второй элементы задержки, группу элементов И, причем вход второго элемент  задержки  вл етс  одним из входов и выходов синхронизатора, выход второго элемента задержки подключен к первым входам элементов И группы, вторые входы которых соединены соот- ветственно с выходами первого и второго элементов НЕ и с входом первого элемента НЕ, третий вход одного из элементов И группы соединен с входом второго элемента НЕ, а выход - с входом первого элемента задержки, входы элементов НЕ  вл ютс  другими входами синхронизатора, другими выходами которого  вл ютс  выходы элементов И группы и первого элемента задержки. На фиг. 1 показан пример геометрической нормализации элемента изображени  на фиг. 2 - структурна  схема буферного запоминающего устройства, на фиг.3-8 структурные схемы блока формировани  номера фрагмента изображени , накопител  коэффициентов преобразовани , сумматора, синхронизатора , блока анализа информации и блока управлени  соответственно. Необходимость преобразовани  координат элементов входного изображени  возникает при компенсации геометрических искажений снимков, их фотограмметрического трансформировани  или преобразовани  в одну, из картограф1гческих проекций. На фиг. 1, где показан номер геометрической нормал зации i-го элемента входного изобм 1 S ражени  с координатами х соответствукнцйй ему элемент выходного изображени  с координатами х, , элементы изображений условно обозначены точками. При построчной развертке изображени  элементы входного изображени  (коды оптической плотности) по тупают на обрабсэтку последовательно При этом пор дковый нойер элемента однозначно определ ют его координат X , во входном изображении. Пуст начало отсчета совмещено с первым элементом какой-либо строки входног изображени , тогда . . 1гпос m ; m - число элементов в строке изображени ; t 1 операци  вьщелени  целой части числа. Последовательный характер поступ лени  элементов входного изображени  и выдачи их на регистрирующие устройств позвол ет операции преобразовани  координат эффективно пр изводить с использованием буферной пам ти. Геометрическа  нормализаци  может производитьс  по методу пр мого либо обратного преобразовани . jB случае использовани  метода преобразовани   чейки пам ти н копител , в которые занос тс  коды оптической плотности, соответствуют элементам выходного изображени . этом адрес каждой -и  чейки пам ти может быть представлен в виде двух составл ющих: у - старшие раз р ды, младшие разр ды, соответст вующих координатам данного элемента в выходном изображении. Геометрическа  нормализаци  по методу пр мого преобразовани  производитс  при записи элементов входного изображени  в накопитель. Составл ющие адреса записи х .V калдого элемента вход ного изображени  определ ютс  по выражению (1) подстановкой координат X , данного элемента во входном изображении, дл  чего могут использоватьс  специализированные аппаратные средства. В процессе обработки по методу пр мого преобразовани , реализованному в предлагаемом устройстве, в информационном накопителе формируетс  выходное преобразованное изображение , выдача элементов которого может производитьс  считыванием из последовательно расположенных  чеек пам ти. В случае использовани  метода обратного преобразовани   чейки пам ти накопител  соответствуют элементам входного изображени . Можно показать, что методы пр мого и обратного преобразовани  эквивалентны с точки зрени  их аппаратной реализации . Буферное запоминающее устройство (фиг, 2) содержит информационный накопитель 1, входной регистр 2 числа , выходной регистр 3 числа, коммутатор 4 адреса, счетчик 5 адреса, блок 6 формировани  номера фрагмента изображени , накопитель 7 коэффициентов преобразовани , сумматор 8, синхронизатор 9, счетчик 10 числа  чеек пам ти, блок 11 анализа информации , блок 12 управлени . Блок 11 анализа информации имеет входы 13 и 14, выход 15. Блок 12 управлени  имеет входы 16 - 18 и выходы 19-25. Сумматор 8 имеет вход 26, выходы 27 и 28, входы 29 - 31. Накопитель 7 имеет выход 32, входы 33 - 36. Блок 6 формировани  номера фрагмента изображени  имеет выход 37, вход 38, выходы 39 и 40. Синхронизатор 9 имеет выходы 41 - 45, входы 46 - 48. Накопитель 1 содержит матрицу 49 пам ти и блок 50 формировани  временной диаграммы.. Блок 6 формировани  номера фрагмента изображени  (фиг. 3) содержит группу счетчиков 51-54, дополнительный сумматор 55, триггер 56, элемент И 57. Накопитель 7 коэффициентов преобразовани  (фиг. 4) содержит восемь дополнительных накопителей 7у, - 7g. Сумматор 8 (фиг. 5) содержит блоки 58 - 63 суммировани , регистры 64 - 69. Синхронизатор 9 содержит (см. фиг. 6) первый 70 и второй 71 элементы НЕ, первый 72 и второй 73 элементы задержки, группу элементов И 74 - 76. Блок 11 анализа информации содержит (фиг. 7) блок 77 сравнени  и регистр 78, Блок 12 управлени  содержит (фиг, 8) триггеры 79 и 80, элемент 81 задержки,элементы И 82 и ЯЗ.: 711 Рассмотрим работу буферного запоминающего устройства, реализующего метод пр мого преобразовани . При поступлении на обработку очередного элемента входного и.зображени  в регистр 2 заноситс  код его оптической плотности, а на вход 17 блока 12 управлени  вьщаетс  сигнал запроса записи. В блоке 12 управлени  данный сигнал производит установ ку в единичное состо ние триггера 79 и через выход 22 поступает на вхо накопител  1, запуска  блок формировани  50 временной диаграммы. Единичньй сигнал с выхода 19 блока 12 поступает на вход коммутатора 4 адре са, разреша  прохождение кода адреса записи с выхода 28 сумматора 8 на адресные входы накопител  1. Составл ющие кода адреса записи, соответствуклцие координатам данного элемента в выходном изображении, вычисл ютс  с помощью блоков 6 - 9 согласно закойу пр мого преобразовани  координат. По окончании операции записи с выхода накопител  1 на вход 18 блока 12 поступает сигнал окончани  цикла обращени , который через выход 24 блока 12 -поступает на вход 46 синхронизатора 9, разреша  формирование блоками 6-9 адреса записи следующего элемента входного изображени , и «а вход счетчика 10, увеличива  его содержимое на единицу. Про ход  через элемент 81 задержки, с выхода 23 блока 12 сигнал окончани  цикла обращени  Испо/Лзуетс  дл  разрешени  формировани  следующего запроса к уСгройству и сбрасывает в нулевое состо ние триггер 79. В процессе з;аписи элементов входного изображени  в накопителе 1 формируетс  выходное изображение. Вьщача элементов выходного изображени  производитс  из последовательно расположенных  чеек накопител  1 при заполнении его до определенного объема гарантирующего полноту формировани  вьщаваемой части выходного изображени  . Сигнал разрешени  вьщачи элементов выходного изображени  формиру}етс  на выходе 15 блока 11. Код обье ма заполнени  накопител  1 с выходов счетчика 10 через вход 13 блока 11 поступает на первые входы блока 77 сравнени , на вторые входы которого с выходов регистра 78 поступает запи санный в него перед началом работы код требуемого объема заполнени . При превьшении кода текущего объема заполнени  накопител  заданного кода объема на выходе блока 77 формируетс  сигнал разрешени  вьщачи элементов выходного изображени . При наличии этого сигнала на вход 16 блока 12 управлени  поступает сигнал запро са считьшани . В блоке 12 управлени  данный сигнал производит установку в единичное состо ние триггера 80 и через выход 21.блока 12 поступает на вход накопител  1, запуска  блок 50. Единичный сигнал с выхода 20 блока 12 поступает на вход коммутатора 4, разреша  прохождение кода адреса считывани  с выходов счетчика 5 на входы накопител  1. По окончании операции считывани  с выхода накопител  1 на вход 18 блока 12 поступает сигнал окончани  цикла обращени , который через выход 25 блока 12 поступает на вход счетчика 5, на выходах которого формируетс  адрес считьшани  следующего элемента выходного изображени , и на вход счетчика 10, уменьша  его содержимое на единицу. Проход  через элемент 81 задержки, сигнал окончани  цикла обращени  сбрасывает в нулевое состо ние триггер 80. Считанный код оптической плотности элемента выходного изображени  заноситс  в регистр 3 и далее выдаетс  из устройства. В устройстве, реализующем геометрическую нормализацию по методу обратного преобразовани ,блоки 6-9 служат дл  формировани  адреса считывани  элемента выходного изображени , а счетчик 5 - счетчика адреса записи. В соответствии с этим выход 24 блока 12 управлени   вл етс  выходом сигнала модификации адреса считывани , выход 25 - выходом сигнала модификации адреса записи, вход 16 - входом сигнала запроса записи , вход 17 - входом сигнала запроса считывани , выход 21 - выходом сигнала управлени  записью в накопителе 1, выход 22 - выходом сигнала управлени  считьтанием. При этом работа всего устройства и его отдельных блоков происходит аналогично , как и при реализации метода пр мого преобразовани . Технико-экономическое преимущество предлагаемого устройства заключаетс  в реализации в нем возможности геометрической нормализации видеоинформации, что значительно повышает производительность и надежность систем обработки видеоинформа- s

цин на основе предложенного устройства , .позвол ет СТРОИТЬ их более гибкими и унифицированными, значительно снижает затраты на их производство и обслуживание.

Claims (3)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее информационный накопитель, управляющие входы и выход которого подключены соответственно к первому·и второму выходам и входу блока управления, информационные входы - к выходам входного регистра числа, инфо^ационные выходы - к входам выходного регистра числа, адресные входы - к выходам коммутатора адреса, первый адресный вход которого подключен к выходу счетчика адреса, управляющие входы коммутатора адреса соединены с третьим и четвертым выходами блока управления, вход счетчика адреса подключен к пятому выходу блока управления и к первому входу счетчика числа ячеек памяти, второй вход которого подключен к шестому выходу блока управления, а выход - к входу блока анали.за информации, выход которого явля: ется одним из выходов устройства, отличающееся тем, что, с целью расширения области применения устройства путем реализации возмож,ности геометрической нормализации ¹ записываемой видеоинформации, в него введены накопитель коэффициентов преобразования, сумматор, синхронизатор и блок формирования номера фрагмента изображения, первый выход которого подключен к первому входу накопителя коэффициентов преобразования, второй и третий выходы соединены соответственно с первым и вторым входами синхронизатора, а вход подключен к одному из выходов синхронизатора, третий вход которого соединен с. шестым выходом блока управления, другие выходы синхронизатора соединены соответственно с одними из входов сумматора и вторым входом накопителя коэффициентов преобразования, выход которого соединён с другим входом сумматора^ первьй выход которого подключен к второму адресному входу коммутатора адреса,, а второй выход соединенс третьим входом накопителя коэффициентов преобразования, четвертый вход кото.рого является одним из входов устройства.

е

2. Устройство по π. 1, отличающееся тем, что блок формирования номера фрагмента изображения содержит группу счетчиков, дополнительный сумматор, триггер, элемент И, причем счетный вход первого счетчика группы является входом блока, выход переноса подключен к счетному входу второго счетчика группы, к первому входу элемента И и является одним из выходов блока, разрядные выходы второго счетчика группы подключены к одним из входов дополнительного сумматора, выход переноса к счетному входу третьего счетчика группы и к входу установки 0 триггера, единичный выход которого подключен к второму входу элемента И, выход переноса третьего счетчика группы подключен к счетному входу четвертого счетчика группы и к входу установки 1 триггера, другие входы сумматора подключены к разрядным выходам четвертого счетчика группы, выходы дополнительного сумматора и элемента И являются другими выходами блока.

3. Устройство по п.'1, отличающееся т^м, что синхронизатор содержит первый и второй элементы НЕ, первый и второй элементы задержки, группу элементов И, причем вход второго элемента задержки является одним из входов и выходов синхронизатора, выход второго элемента задержки подключен к первым входам элементов И группы, вторые входы которых соединены соот ветственно с выходами первого и вто рого элементов НЕ и с входом первого элемента НЕ, третий вход одного из элементов И группы соединен с входом второго элемента НЕ, а выход с входом первого элемента задержки, входы элементов НЕ являются другими входами синхронизатора, другими выходами которого являются выходы элементов И группы и первого элемента задержки.

1 ____