Изобретение относитс к автомати ке и вычислительной технике и может быть применено при построении ЦВМ среднего быстродействи .. Известно устройство микропрограм много управлени , содержащие регист адреса, блок пам ти микрокоманд и регистр микрокоманд ij . Недостатком устройства вл етс его сложность. Наиболее близким к изобретению вл етс микропрограммное устройств управлени , содержащее блок пам ти микрокоманд, регистр микрокоманд, дешифратор, триггер, блок формировани адреса микрокоманд, узел выбора операций и узел выбора адреса. В уст ройстве за счет совмещени в одной чейке пам ти блока пам ти микрокоманд с непересекающимис операционными пол ми достигаетс сокращение объема блока пам ти микрокоманд zj Недостаток указанного устройства усложнение схемы за счет аппаратуры обеспечивающей сокращение объема блока пам ти микрокоманд и затруднение процесса микропрограммировани в св зи с разбросанность4о отдельных микрокоманд микропрограммы по чейкам пам ти со значительно отличающимис адресами. Кроме того, несмотр на то, что объем блока пам ти микрокоманд сокращен, он содержит избыточную информацию. Действительно следующие одна за другой в какой-либо микропрограмме микрокоманды отличаютс только некоторыми част ми и, таким образом, хранение совпадающих частей привод т к низкому КПД испол зовани объема блока пам ти микрокоманд . Цель изобретени - сокращение обо рудовани . Указанна цель достигаетс тем, что в устройство, содержащее блок пам ти микрокоманд, информационный выход которого соединен с входом первого регистра микроопераций,, деши фратор, вход которого соединен с выходом пол управлени блока пам ти микрокоманд, триггер, выход которого соединен с первым входом блока форми ровани адреса, выход которого соеди нен с адресным входом блока пам ти микрокоманд, введена группа из п-1 регистров микроопераций (п - число {микроопераций, сформированных по функциональному признаку) , причем ВЫХОД признака режима блока пам ти микрокоманд соединен синформационым входом триггера, i -и выход дешифратора соединен с управл ющим входом -го регистра группы (), информационный вход которого соединен с информационным выходом блока пам ти микрокоманд и с вторым входом блока формировани адреса, выходы регистров микроопераций группы подключены к выходу устройства. На чертеже представлена функцио1нальна схема устройства. Устройство содержит блок 1 пам ти микрокоманд, дешифратор 2, блок 3 формировани адреса, группу регистров 4 микроопераций, триггер 5, выход 6 устройства. При использовании предлагаемого устройства микрокоманда разбиваетс на несколько частей, включающих в себ группу или группы разр дов микрокоманды , сформированные по функциональному пр изнаку (например адрес следующей микрокоманды; микрокоманда ДЛЯ микропроцессора; синхросигналы и управл ницие сигналы дл другой аппаратуры процессора и т.п.). Дл каждой из таких частей предусматриваетс свой регистр микроопераций. Разр дность блока пам ти микрокоманд определ етс разр дностью наибольшей части микрокоманды плюс разр дность пол , управл ющего дешифратором (зависит от количества вьщеленньтх частей микрокоманды), и дополнительный разр д, управл ющий режимом работы блока, формировани адреса. Назначение пол , управл ющегб дешифратором , - определить регистр части микрокоманды, в который должна быть записана считываема из блока пам ти микрокоманд часть микрокоманды , т.е. кажда часть микрокоманды содержит указание о месте, которое она занимает в общем формате микрокоманды . Устройство работает следующим образом. При поступлении от блока формировани адреса новой части микрокоманы последн считываетс из блока пам ти микрокоманд и поступает на информационные входы всех регистров операций и блока формировани адреса. днако дещифратор обеспечивает запись только в один требуемый регистр, в которьй и принимаетс считанна The invention relates to automation and computer technology and can be applied when constructing a mid-speed digital computer. A multi-control firmware device is known containing register addresses, a microinstruction memory block, and a microinstruction register ij. The disadvantage of the device is its complexity. Closest to the invention is a microprogram control device comprising a microinstruction memory unit, a microinstruction register, a decoder, a trigger, an microinstruction address generation unit, an operation selection unit, and an address selection unit. In the device, by combining microcommands in a single memory cell with non-intersecting operating fields, a reduction in the microinstructions memory module zj is achieved. The disadvantage of this device is the complication of the circuit due to the equipment that reduces the microcommands memory size and the microprogramming process in connection with There are scatters of individual microinstructions of microprogram by memory locations with significantly different addresses. In addition, despite the fact that the volume of the microinstructions memory block is reduced, it contains redundant information. Indeed, micro-commands that follow one another in a microprogram differ only in some parts and, thus, storage of matching parts results in low efficiency of using the volume of the microcommand memory block. The purpose of the invention is to reduce equipment. This goal is achieved by the fact that the device containing the microinstructions memory block, whose information output is connected to the input of the first register of microoperations, has a decryptor, whose input is connected to the output of the control field of the microcommands memory, the trigger whose output is connected to the first input of the block forming an address, the output of which is connected to the address input of the microinstructions memory block, a group of n-1 micro-operations registers is entered (n is the number of {micro-operations formed by a functional sign), with the OUTPUT sign of the microinstructor memory block is connected by a trigger trigger input, the i and decoder output is connected to the control input of the nd group register (), whose information input is connected to the information output of the microinstruction memory block and to the second input of the address generation unit; connected to the output of the device. The drawing shows a functional diagram of the device. The device contains a micro-command memory block 1, a decoder 2, an address generation block 3, a group of micro-register registers 4, a trigger 5, an output 6 of the device. When using the proposed device, a micro-command is broken up into several parts, including a group or groups of micro-command bits, formed according to a functional path (for example, the address of the next micro-command; micro-command FOR microprocessor; clock signals and other processor equipment, etc.) . Each of these parts has its own register of micro-operations. The size of the micro-command memory block is determined by the size of the largest part of the micro-command plus the size of the field that controls the decoder (depending on the number of the micro-command parts), and the additional bit that controls the mode of operation of the block, forming the address. The purpose of the field controlling the decoder is to determine the register of the part of the microcommand in which the part of the microcommand that is read from the microcommand memory block should be written; Each part of the microcommand contains an indication of the place it occupies in the general format of the microcommand. The device works as follows. Upon receipt of the new part of the address forming unit, the microinders are last read from the microinstruction memory block and are fed to the information inputs of all operation registers and the address generation unit. However, the decryptor provides writing to only one required register in which the read is received.
ц данном цикле часть микрокоманды. Затем процесс повтор етс дл другой микрооперации, если она необходима, или дл первой микрооперации следующей мик) о команды. Таким образом, при использовании в микрокоманде нескольких частей она как бы разворачиваетс из узлового блока пам ти микрокоманд за несколько циклов, При этом экономи объема блока пам ти микрокоманд достигаетс за счет микрокоманд, отличающихс от предыдущих не всеми част ми. На такие микрокоманды затрачиваетс только пам ть, необходима дл отличаннцихс частей. Управление режимом работы блока формировани адреса (запись в триггер осуп1ествл етс в каждом цикле) позвол ет не затрачивать пам ть на сопровождение каждой части микрокоманды адресом следующей части , так как адрес может формироватьс на основании предыдущего. ПриThis cycle is part of a microcommand. The process is then repeated for another micro-operation, if necessary, or for the first micro-operation of the following command. Thus, when several parts are used in a microcommand, it seems to be unfolded from the microcommand nodal block of memory in several cycles. At the same time, the savings of the microcommand memory block are achieved due to microcommands that are not all different from the previous ones. For such micro-commands, only memory is expended, which is necessary for different parts. Controlling the operation mode of the address generation unit (writing to the trigger is implemented in each cycle) makes it possible not to spend memory on tracking each part of the microcommand with the address of the next part, since the address can be generated based on the previous one. With
необходимости изменени последова тельного пор дка изменени 7 адресов часть микрокоманды, предшествующа переходу, содержит такое значение разр да, принимаемого в триггер, что считанна в следующем цикле часть микрокоманды принимаетс в блок формировани адреса в качестве нового адреса. При этом не происходит приема в регистры частей микрокоманды .the need to change the sequential order of changing 7 addresses, the microcommand part preceding the transition contains such a bit value taken in a trigger that the part of the microcommand read in the next cycle is accepted into the address generation unit as a new address. At the same time there is no reception in the registers of parts of the micro-command.
Использование предлагаемого устройства микропрограммного управлени позвол ет сократить аппаратные средства, обеспечива ющие уменьшение объема блока пам ти микрокоманды на 30-40% и УПРОСТИТЬ процесс микропрограммировани . Кроме того, предлагаемое устройство позвол ет в р де случаев отказатьс от схем синхронизации управл ющих сигналов за счет произвольного пор дка следовани частей микрокоманды.The use of the proposed firmware control device makes it possible to reduce the hardware, which makes it possible to reduce the size of the microcommand memory block by 30–40% and SIMPLIFY the microprogramming process. In addition, the proposed device allows, in a number of cases, the rejection of control signal synchronization schemes due to an arbitrary order of parts of a microcommand.