SU1096682A1 - Устройство дл передачи телеметрической информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАШ ТЕЛЕМЕТРИЧЕСКОП ИНФОРМАЦИИ, содержащее коммутатор, первые входы которого подключены к информационным входам устройства, выход коммутатора через преобразователь аналог-код подключен к первому входу регистра, синхронизатор , выход которого подключен через элемент задержки к входу, первого счетчика, второму входу коммутатора и второму входу регистра, первый выход первого счетчика подключен через второй счетчик к первому выходу устройства , отличающеес  тем, что, с целью повьшени  точности передачи информации, в него введены блок посто нной пам ти, блок оперативной пам ти,.вычитатели, делитель, умножитель, сумматор, дешифраторы, выход регистра подключен к объединенным первым входам первого дешифратора , блока оперативной пам ти первого вычитател , выход первого дешифратора через второй дешифратор подключен к первым управл ющим входам блока оперативной пам ти и блока посто нной пам ти, первый и второй выходы блока оперативной пам ти подключены соответственно к первому входу второго вычитател  и объединенным вторым входам второго и первого вычитател , третьи выходы блока оперативной пам ти подключены к соответствующим вторым входам первого дешифратора, выход второго вычитател  подключен к первому входу делител , выход которого подключен к первому входу сумматора, выход которого подключен к второму выходу устройства, выход первого вычитател  подключен к пер- , вому входу умножител , выход которого подключен к второму входу делител , первый и второй выходы блока -посто н-г ной пам ти подключены соответственнр к первому входу третьего вычитател  и объединенным вторым входам второго вычитател  и сумматора, выход третьего вычитател  подключен к второму входу умножител , третий вход сумматора объединен с первым входом третьего дешифратора и подклюОд чен к выходу синхронизатора, выход первого счетчика подключен к второму входу третьего дешифратора, выходы которого подключены к вторым управл ющим входам блока оперативной пам ти. 2. Устройство по п. 1, о т л и«чающеес  тем, что блок оперативной пам ти содержит регистры и элементы ИЛИ, первый выход каждого регистра, кроме последнего, подключен к соответствующему входу первого элемента ИЛИ, второй выход каж;того регистра, кроме первого, подключен к соответствующему входу второго

Description

элемента ИЛИ, первые входы всех регистров объединены и подключены к первому входу блока оперативной пам ти, вторые входы попарно объединенных регистров подключены к соответствующим первым управл ющим входам блока оперативной пам ти, третьи входы регистров подключены к соответствующим вторым управл ющим входам блока оперативной пам ти, выход первого элемента ИЛИ, выход второго элемента ИЛИ и вторые выходы первого и последнего регистра, третьи выходы осталь- , ных регистров подключены соответствен но к первому, второму и третьим выхо-, дам блока оперативной пам ти.

«

Изобретение относитс  к технике передачи на рассто ние измерительной информации и может быть использовано в устройствах передачи телеметрической информации.

Известен аналого-цифровой преобразователь с автоматической коррекцией , содержащий блок аналог-код, блок код-аналог, счетчик, коммутатор вычислительный блок 1 3Устрой ство повьшает точность преобразовани  путем коррекции, однако его недостатком  вл етс  большое врем  коррекции, в три раза превьппающее врем  одного преобразовани , из-за чего устройство не позвол ет проводить коррекцию в реальном масштабе времени.

Кроме того, точность коррекции определ етс  точностью блока коданалог и Точностью выбора образцовых сигналов, которые выбираютс  по значени м разр дов преобразованного сигнала, счита , что передаточна  характеристика блока код-аналог идеальна , однако она отлична от идеальной. Тем caffi iM беретс  не ближайшее значение образцового сигнала , что уменьшает точность коррекции .

Наиболее близким по технической сущности к изобретению  вл етс  устройство дл  передачи телеметрической информации, содержащее коммутатор, п входов которого - входы эталонных сигналов, выходы коммутатора подключены к входам устройства, блок тактовой синхронизации, элемент задержки , счетчик слов, счетчик кадров, блок аналог-код, выходной регистр, причем выход блока тактовой синхронизации подключен к входу элемента задержки, выход которого подключен

к входу счетчика слов, к управл ющему входу коммутатора и управл ющему вхо-ду выходного регистра, выход коммутатора подключен к входу блока аналогкод , выход которого соединен с информационным входом выходного регистра, выход счетчика слов подключен к входу счетчика кадров, выход которого подключен к управл ющему выходу устройства , к информационному выходу устройства подключен выход выходного регистра 2.

Сущность изобретени  заключаетс  в передаче в каждом кадре телеметрической информации, кроме измерительной информации, передача также измеренных значений п образцовых сигналов , которые в приемном устройстве используютс  дл  коррекции погрешностей аналого-цифрового преобразовател .

При передаче сигналов на приемную станцию возникает погрешность передачи (ее несколько уменьшают помехоустойчивым кодированием), котора  накладываетс  как на измеренные значени  сигналов датчиков, так и на измеренные значени  образцовых сигналов , используемые дл  коррекции систематической погрешности измерений. т.е. в результате коррекции получением значени , погрешность которых равна ожидаемой погрешности плюс двойна  погрешность передачи.

При коррекции измеренных значений на борту летательного аппарата в приемном устройстве получаем значени , у которых погрешность равна ожидаемой погрешности плюс одинарна 

погрешность передачи.

Целью изобретени   вл етс  повы- Q шение точности передачи измерительной информации. Поставленна  цель достигаетс  тем, что в устройство дл  передачи телеметрической информации, содержащее коммутатор, первые входы которог подключены к информационным входам устройства, выход коммутатора через преобразователь аналог-код подключен к первому входу регистра, синхронизатор , выход которого подключен чере элемент задержки к входу первого счетчика, второму входу коммутатора и второму входу регистра, первый выход первого счетчика подключен через второй счетчик к первому выходу устройства , введены блок посто нной пам ти, блок оперативной пам ти, вычитатели , делитель, умножитель, сумматор , дешифраторы, выход регистра подключен к объединенным первым входам первого дешифратора, блоки опера тивной пам ти и.первого вычитател , выход первого дешифратора через второй дешифратор подключен к первым управл ющим входам блока оперативной пам ти и блока посто нной пам ти, первый и второй выходы блока операти ной пам ти подключены соответственно к первому входу второго вычитател  и объединенным вторым входам второго и первого вычитател , третьи вьосоды блока оперативной пам ти подключены соответствующим вторым входам первог . дешифратора, выход второго вычитател подкдвочен к первому входу делител , выход которого подключен к первому входу сумматора, выход которого подключен к второму выходу устройства, выход первого вычитател  подключен к первому входу умножител , выход которого подключен к второму входу делител , первьй и второй выходы бло ка посто нной пам ти подключены соот ветствен«о к первому входу третьего вычитател  и объединенным вторым входам второго вычитател  и сумматора ,, выход третьего вычитател . подклю чей к второму входу умножител , третий вход сумматора объединен с первым входом третьего дешифратора и подключен к выходу синхронизатора, выход первого счетчика подключен к второму входу третьего дешифратора, выход которого подключен к вторым управл ющим входам блока оперативной пам ти. Кроме того, блок оперативной пам ти содержит регистры и элементы ИЛИ, первый выход каждого регистра, кроме последнего, подключен к соответствующему вхЪду первого элемента ИЛИ, второй выход каждого регистра, кроме первого, подключен к соответствующему входу второго элемента 1ШИ, первые входы всех регистров объединены и подключены к первому Bxojgy блока оперативной пам ти, вторые входы попарно объединенных регистров подключены к соответствующим первым управ- л ющим входам блока оперативной пам ти, третьи входы регистров подключены к соответствующ}м вторым управл ющим входам блока оперативной пам ти, выход первого элемента ИЛИ, выход второго элемента ИЛИ и вторые выходы первого и последнего регистра, третьи выходы остальных регистров подключены соответственно к первому, второму и третьим выходам блока оперативной пам ти. Устройство передачи осуществл ет коррекцгао систематической погрешности преобразовател  аналог-код на борту летательного аппарата, а уже откорректированные значени  передает ил приемную станцию, котора  принимает значени  измерени  в два раза меньшей случайной составл ющей погрешности канала передачи. Необходимость коррекции погр шности преобразовател  аналог-код на борту св зана с тем, что при передаче значений измерений в них канал передачи вносит погрешность, котора  сравнима с систематической составл ющей погрешности преобразовател  аналог-код. Эту погрешность получают как измеренные значени , так и значени , используемые при коррекции погрешности, а так как в формулу коррекции погрешности (,,-M ) -«(о где f(lU. « ( измеренные значени  датчика и двух образцовых мер, и выполн емую вычислительным блоком случайна  погрешность передачи входит четыре раза, то результирующа  случайна  погрешность будет определ тьс  учетверенной дисперсией где - результирующа  случайна  погрешность, 6п - погрешность передачи, т.е. п результирующа  случайна  составл юща  погрешности измерений увеличиваетс  в два раза по сравнению с погрешностью передачи. При коррекции погрешности преобразователь аналог-код на борту, откорректированные измеренные значени  при передаче получают только погрешность передачи 6 а ,, если корректировать в поиемном устройстве Предлагаемое устройство осуществл ет коррекцию-.погрешности на борту летательного аппарата в реальном масштабе времени в отличие от извест ных . Кроме того, выбор зоны коррекции определ етс  на основе ассоциативног поиска зоны по полученному значению измеренного сигнала, что увеличивает точность. Дл  увеличени  быстродействи  устройства блок вычислени представл ет собой комбинационный блок, вычитатель комбинационньй, умн житель и делитель матричные, комбина ционные, сумматор также комбинационHbrii , что упрощает управление и увели чивает быстродействие устройства. Способ коррекции, реализуемый в устройстве, заключаетс  в следующем. В устройстве в каждом цикле измерени  коммутатор подключает к входу преобразовагел  аналог-код последова тельно п образцовьрс сигналов, соотI л. . ветственно равных -j-Si-, где к п-1-число зон коррекции; максимальное значение величины, преобра зуемой в преобразователе анал ог-код; i -номер образцового сигнала. На выходе преобразовател  аналогкод получаем двоичные значени  этих сигналов. Образцовые сигналы подаютс на вход преобразовател  аналог-код в начале цикла измерений, поэтому номер слова в кадре измерений и номе образцового сигнала совпадают. По мере получени  двоичных значений образцовых сигналов они записываютс  в регистры блока оперативной пам ти, адрес регистра задает счетчик слов. Таким образом, первые п слов в кадре записываем в блок оперативной пам ти и храним там весь цикл измерений. Значени  точной функции преобразовани , соответствующие этим же аргументам , получаем исход  из того, что максимальное значение кодированного сигнала на выходе преобразовател  аналог-код равно 2 , где р - разр днрсть выходного кода преобразовател  аналог-код, разделив на k и умножив на номер сигнала i это значение 2 получим значени  точек точной функции преобразовани  преобразовате,л  аналог-код, 2, i . Так как разр дность -кода на выходе преобразовател  аналогкод не измен етс , то значени  2 . вычисл ем до изготовлени  устройства и аппаратно вводим и храним посто нно в блоке посто нной пам ти. Таким образом записываем в начале цикла измерений п двоичных слов (в блок оперативной пам ти), соответствующих реальной функции преобразовани  прёобразовател  аналог-код, точные двоичные значени  п-образцовых сигналов хранит блок посто нной пам ти. Коммутатор, подключает (после образцовых сигналов) сигналы с датчиков к входу преобразовател  аналогкод , двоичное значение гигнала поступает с выхода выходного регистра в дешифратор адреса, который состоит из (п-1) комбинационных схем определени  неравенства fp.-,. fpCx.) fp(x) где fp(xj) и f р(х i-(--)) двоичные значени  образцовыхмер; fp(x) - двоичное значение сигнала датчика, и осуществл ет ассоциативньп поиск номера зоны, куда входит полученное значение f„(х). Поиск осуществл етс  по значени м образцовых сигналов,записанных в блоке оперативной пам ти. Эти значени  с посто нно открытых первых выходов регистров параллельно поступают на входы дешифратора адреса. При выполнении неравенства в одной КЗ схем дешифратора адреса он вьщает адipec зоны i 8 куда входит значение f р(х) . С выхода блока аналог-код этот адрес i поступает на вход дешифратора зоны, который открывает выходы i и (i+1)-ro регистров оперативной и посто нной пам тиi с выходов которых поступают двоичные значени  образцовых сигналов , соответствующие реальной функции преобразовани  fр{х|), fр(х) и точные двоичные значени  образцовых сигналов f(x.), ..,). Эти значени  поступают в комбинационный блок вычислений, на выходе которого полу-о чаем точное значение измеренного сигнала / -fp(x)-M) ,(Х1,(.).|,(Х,,Л(Х,) Это значение поступает на выход прие ного устройства. Так корректируютс  сигналы всех датчиков в цикле измере ни  . В следующем цикле вновь записываютс  реальные значени  п образцовы сигналов в блок оперативной пам ти и затем уже по ним осуществл етс  коррекци  сигналов с датчиков в этом цикле измерени  и т.д. На фиг. 1 показана структурна  схема предлагаемого устройства на фиг. 2 - структурна  схема блока оперативной пам ти. Устройство содержит коммутатор 1, синхронизатор 2, преобразователь 3 аналог-кол, элемент 4 задержки, счетчик 5 слов, выходной регистр 6, счетчик 7 кадров, дешифратор 8, блок оперативной пам ти, блок 10 посто вной пам ти, дешифратор 11 адреса, дешифратор 12 адреса зоны, вычислите ли 13-15, умножитель 16, делитель 17 сумматор 18, элементы ИЛИ 19 и 20, регистры 21. Устройство работает следующим образом. В каждом цикле измерени  коммутатор 1 подключает к входу преобразовател  3 аналог-код последовательно п образцовых сигналов, соответствен но равных iX™ где к п-1-число зон коррекции; х,- максимальное значени сигнала, преобразуемого в преобразователе аналог-код; i - номер этало ного сигнала. Причем коммутатор 1 подключает сигнал к входу преобразовател в 3 аналог-код с приходом импульса с синхронизатора 2, задержанного в элементе 4 задержки, импульс тактовой синхронизации посту пает и на вход счетчика -5 слов и устанавливает его в состо ние i-e, т.е. устройство формирует i-e информационное слово, имнульс синхронизатора 2 с выхода элемента 4 задержки поступает также на вход записи выход ного регистра 6, тем самьм регистр записывает и запоминает двоичное значение преобразованного сигнала с выхода преобразовател  3 аналог-код синхронизатор 2 формирует следующий тактовый импульс, который поступает на вход элемента 4 задержки и на управл ющий вход дешифратора В и открывает информационные входы дешифратора 8, на информационные входы которого поступает значение i счетчика 5 слов, это значение дешифрирует дешифратор 8 и сигнал с i-ro выхода дешифратора 8 открьгаает i-й регистр первого блока 9 оперативной пам ти, регистр запоминает значение преобразованного сигнала с выхода выходного регистра 6 (выход выходного регистра 6 открыт посто нно). Элемент 4 задержки задерживает тактовый импульс с выхода синхронизатора 2 на длительность импульса пор дка 1,5-2 мкс, т.е. при по влении сигнала на вьЬсоде элемента 4 задержки, сигнал на входе исчезает и закрывает дешифратор 8. Тактовый импульс с выхода элемента 4 задержки поступает па вход счетчиков слов и устанавливает его в состо ние (i+1), Поступает на коммутатор 1, подключает к входу блока 3 анало -код следующий образцовый сигнал ,(i+1)«x. и поступает ( ) на вход управлени  записью выходного регистра 6, который запоминает дво-, ичное значение нового сигнала с выхода блока 3 аналог-код. Следующий тактовый импульс с выхода синхронизатора 2 поступает на управл ющий вход дешифратора 8 и открывает его информационные входы . Дешифратор 8 дешифрирует значение (i+1) счетчика слов и сигнал с выхода (i+1) дешифратора поступает на вход управлени  записью регистра (i+1), открывает его входы, регистр (i+1) запоминает значение (i+1)-ro образцового сигнала с выхода выходного регистра 6. Таким образом, первые п информационньпс слов, формируемых в устройстве, запоминает блок 9 оперативной пам ти и хранит в течение цикла измерени  (телеметрического кадра). Это значени  п образцовых сигналов, измеренных в блоке 3 аналог-код. Точные значени  этих сигналов записаны посто нно в блоке посто нной пам ти при изготовлении устройства. После записи образцовых сигналов устройство работает следующим образом . Синхронизатор 2 формирует импульс, который с выхода элемента 4 задержки поступает на вход коммутатора 1, который подключает сигнал X с выхода 1 датчика на вход блока 3 аналог-код, импульс с выхода элемента 4 задержки также поступает на на управл ющий вход выходного регистра 6 и открывае его информационные входы, регистр 6 запоминает значение f(х) с выхода блока 3 аналог-код. Это значение fp(x) с посто нно открытых выходов выходного регистра 6 поступает на вход дешифратора 11 адреса, на п остальных входов которого поступают измеренные значени  п образцовых сигналов с посто нно открытых первых выходов п регистров блока 9 пам ти. Дешифратор адреса по значению преобразованного сигнала определ ет зону коррекции по признаку fp(x/) fp(x) : fp(x.). Значение зоны i поступает на вход дешифратора 12 адреса зоны, сигнал с i-ro выхода которого открывает выходы регистров (i) и (i+1) первого 9 и второго 10 блоков пам ти. Значени fp(x) и fp(x ) с вторых выходов регистров 21 блока 9 оперативной пам ти поступают через схемы 19 и 20 сборки (элементы ИЛИ) на два выхода блока 9 оперативной пам ти. Значени  fp(x,-) и fp(x) с выходов регистров блока 10 посто нной пам ти также поступают на первый и второй выхода блока 10 посто нной пам ти. Значени  с выходов блоков 9 и 10 пам ти и с выхода выходного регистра 6 поступают параллельно на входы вычитателей . Значение fp(x ) с первого выхода блока 9 пам ти поступает на Первый вход вычитател  13, на-второй вход которого поступает значение fp(x) с второго выхода блока 9 пам ти . Это значение поступает также на вход вычитател  14, на второй вход которого поступает значение fp(x) с выхода выходного регистра 6. На входы третьего вычитател  15 поступают значени  с выходов второго блока пам ти f(xj-4.i) и f(x), причем значение f(xj) с второго выхода блока 10 пам ти поступает также на вход сумматора 18. Первый вычитатель 13 выдает сигнал, равный (fp(x.,)-fp (xj) , второй вычитатель 14 выдает сигнал (f (x)-fp(xp, третий вычитатель 15 вьщает сигнал, равный ( f( )-f(x|) ). Значени  с выходов вычитателей 14 и 15 поступают в матричный комбинационный умножитель 16, который умножает сигналы с выходо 210, вычитателей. Произведение с выхода умножител  16 поступает на вход делимого матричного, комбинационного делител  17, на вход делител  которого поступает значение с выхода первого вычитатол  13, результат делени  с выхода делител  17 поступает на второй вход сумматора 18, который суммирует зто частное с точным значением i-ro образцового сигнала f(Xj). На выходе сумматор 18 формирует точное значение преобразованного сигнала с выхода датчика: MKH;w.(f,(x,.,M,(x,,jg. сдедующий сигнал с выхода синхронизатора 2 поступает на управл ющий вход суютатора 18 и открывает его информационный выход, точное значение поступает на выход устройства, С момента по влени  сигн.ала на выходе выходного регистра 6 до момента по влени  результирующего сигнала ца выходе сумматора 18 проходит врем , меньшее времени задержки в элементе 4 задержки. Преимуществом предлагаемого устройства  вл етс  повышение точности передачи в 2 раза по сравнению с известным, имеющим результирукицую погрешность , равную погрешности коррекции , плюс погрешность передачи, котора  равна 0.1%. В предлагаемом устройстве результирующа  погрешность равна погрешности коррекции плюс погрешность передачи (0,05%). Предлагаемое устройство уменьшает погрешность, обусловленную погрешностью передачи в 2 раза. Кроме того, преимуществом предлагаемого устройства  вл етс  простота управлени  и большое быстродействие . При реализации устройства на элементах серии ЭСЛ500 врем  коррекции составл ет Т 500 н с. Самый быстродействуклций аналогоцифровой преобразователь АЦП (/ 1/4.имеет врем  преобразовани , равное , Т 2500 н с., т.е. , тем самым устройство осуществл ет коррекцию погрешности в реальном масштабе времени, что  вл етс  необходимым условием фop mpoвaни  телеметрического кадра.

(

г/

LL

t « fV

iMT

//

.J

10 Y

Claims (2)

1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее коммутатор, первые входы которого подключены к информационным входам устройства, выход коммутатора через преобразователь аналог-код подключен к первому входу регистра, синхронизатор, выход которого подключен через элемент задержки к входу, первого счетчика, второму входу коммутатора и второму входу регистра, первый выход первого счетчика подключен через второй счетчик к первому выходу устройства, отличающееся тем, что, с целью повышения точности передачи информации, в него введены блок постоянной памяти, блок оперативной памяти,.вычитатели, делитель, умножитель, сумматор, дешифраторы, выход регистра подключен к объединенным первым входам первого дешифратора, блока оперативной памяти первого вычитателя, выход первого дешифратора через второй дешифратор подключен к первым управляющим входам блока оперативной памяти и блока постоянной памяти, первый и второй выходы блока оперативной памяти подключены соответственно к первому входу второго вычитателя и объединенным вторым · входам второго и первого вычитателя, третьи выходы блока оперативной памяти подключены к соответствующим вторым входам первого дешифратора, выход второго вычитателя подключен к первому входу делителя, выход которого подключен к первому входу сумматора, выход которого подключен к второму выходу устройства, выход первого вычитателя подключен к пер- _β вому входу умножителя, выход которого ® подключен к второму входу делителя, первый и второй выходы блока постоянной памяти подключены соответственна»' к первому входу третьего вычитателя и объединенным вторым входам второго вычитателя и сумматора, выход третьего вычитателя подключен »к второму входу умножителя, третий вход сумматора объединен с первым входом третьего дешифратора и подключен к выходу синхронизатора, выход первого счетчика подключен к второму входу третьего дешифратора, выходы которого подключены к вторым управляющим входам блока оперативной памяти.

2. Устройство поп. 1, о т л и«чающееся тем, что блок оперативной памяти содержит регистры и элементы ИЛИ, первый выход каждого регистра, кроме последнего, подключен к соответствующему входу первого элемента ИЛИ, второй выход каждого регистра, кроме первого, подключен к соответствующему входу второго и 1096682 элемента ИЛИ, первые входы всех регистров объединены и подключены к первому входу блока оперативной памяти, вторые входы попарно объединенных регистров подключены к соответствующим первым управляющим входам блока оперативной памяти, третьи входы регистров подключены к соответствую щим вторым управляющим входам блока оперативной памяти, выход первого элемента ИЛИ, выход второго элемента ИЛИ и вторые выходы первого и последнего регистра, третьи выходы осталь- , ных регистров подключены соответственно к первому, второму и третьим выхо-, дам блока оперативной памяти.