SU1091319A1 - Multistable flip-flop - Google Patents

Multistable flip-flop Download PDF

Info

Publication number
SU1091319A1
SU1091319A1 SU833536149A SU3536149A SU1091319A1 SU 1091319 A1 SU1091319 A1 SU 1091319A1 SU 833536149 A SU833536149 A SU 833536149A SU 3536149 A SU3536149 A SU 3536149A SU 1091319 A1 SU1091319 A1 SU 1091319A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
elements
inputs
output
control
Prior art date
Application number
SU833536149A
Other languages
Russian (ru)
Inventor
Николай Тимофеевич Казаков
Original Assignee
Предприятие П/Я Г-4367
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4367 filed Critical Предприятие П/Я Г-4367
Priority to SU833536149A priority Critical patent/SU1091319A1/en
Application granted granted Critical
Publication of SU1091319A1 publication Critical patent/SU1091319A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

МНОГОСТАБИЛЪНЫЙ ТРИГГЕР однофазного управлени , содержащий FRfflv П разр дов, где П,6 ,.каждый из кото рьпс содержит многовходовьй элемент И-НЕ, и П гаин управлени , отличающийс  тем, что, с целью повьшени  надежности, в каждый разр д введены элемент И-НЕ и элемент НЕ, в каждом разр де вход элемента НЕ соединен с первым входом многовходового элемента И-НЕ и с выходом элемента И-НЕ, первый и второй входы которого соединены соответственно с одной из шин управлени  и с выходом многовходового элемента И-НЕ, выход эле- мента НЕ соединен с соответствующими входами многовходовых элементов И-НЕ других разр дов. О со со f «мА соA MULTI-STABLE TRIGGER of a single-phase control containing FRfflv P bits, where P, 6, each of which contains a multi-input AND –NE element, and P Gaine control, characterized in that, in order to increase reliability, the element AND -NOT and the element NOT, in each bit the input of the element is NOT connected to the first input of the multi-input element AND-NOT and with the output of the element AND-NOT, the first and second inputs of which are connected respectively to one of the control buses and the output of the multi-input element AND-NOT , the output of the element is NOT connected to stvuyuschimi inputs of multi-input AND-NOT other bits. About with with f “mA with

Description

1 Изобретение относитс  к импульсной технике и может быть использован в многоустойчивых пересчетньгх схема в клавитгых пультах дл  выдачи упра л ющих сигналов включени  какой-либ электрической цепи с автоматически отключением предыдущей цепи в произ вольной последовательмостио Известен многоустойчивьш однофаз ный триггер п -1 фазного згаравлени содержатий п многовходовых элементо И-НЕ ft 1 Недостатком известного устройств  вл етс  относительнй узка  область самосто тельного npi-гменени , вследствие сложности организации его упрлнлени . Наиболее близок к предлагаемому многостабильный триггер однофазного управлени , содержащий п разр дов, каждый из которых содержит мт оговхо вый элемент И-НЕ и п гаин управлени  выход элемента И-ПЕ ка одого разр д соединен с соответствующими входами элементов И-НЕ других разр дов, каж да  кшн  управлени  соед1-шена с допол ительными входами соответству щих п-3 элементов И-НЕ, В известном устройстве каждый элемент И-НЕ имеет 2 п-1) входов 12 . Недостатком известного устройства  вл етс  его относительна  сложность и вследствие того мала  надежность при больших И . Цель изобретени  - повышение надежности устройства при больших п . Поставленна  цель достигаетс  тем, что в многостабильном триггере однофазного управлени , содержащем г разр дов, где п , каждый из которых содержит многовходовый элемент Й-МЕ, и п шин управлени , в каждь Й разр д введены элемент И-НЕ и элемент НЕ, в каждом разр де вход элемента НЕ соединен с первым входом многонходового элемента И-НЕ с выходом элемента И-НЕ, первьм и второй входы которого соединены соответственно с одной из шин управлени  и с выходом многовходового эле мента И-НЕ .выход элемента НЕ соединен с соответствующи ш входами многовходовых элементов И-НЕ других 5аз р дов. На чертеже приведена схема четыре устойчивого триггера однофазного управлени  192. Устройство содержит шины упраЕшени ,элементы И-НЕ , элементы НЕ , многовходовые элементы , выходные тины . На чертеже выходы элементов И-НЕ соединены соответственно с входами элементов НЕ и соответственно с первыг да входами многовходовых элементов И-НЕ , выходы которых соединены соответственно с первыми входами элементов И-НЕ. , первые входы которых соединены соответственно с шинами управлени , второй - четвертый входы многовходового элемента И-НЕ соединены с выходами элементов НЕ , второй - четвертый входы многовходового элемента И-НЕ соединены с выходами элементов НЕ , , , второй - четвертый входы многовходового элемента И-НЕ соединены с выходами элементов НЕ , , второй - четвертьш входы многовходового элемента И-НЕ соединены с выходами элементов НЕ , выходы элементов ТЕ соединены соответственно с выходными 1 инами , Элементы И-НЕ , , элементы И-НЕ., , элементы И-НЕ , и элементы И-НЕ , образуют RS-триггеры, Многостабильный триггер работает следующим образом, В исходном состо нии на всех тинах управлени  У; триггера должны быть уровни ., Схема может принимать следующие устойчивые состо ни  на тинах Q,-: 0111, 1011, 1101, 1110, т,е. каждому состо нию ставитс  в соответствие наличие 0только на одном из выходов триггера Управление схемой, т,е, ее перевод из одного устойчивого состо ни  в другое осуществл етс  подачей сигнала О только на одну из гаин управлени  , Так, если при включении питани  триггер установилс , например, в состо ние 0111 (первое устойчивое состо ние), то дл  переключени  его в другое произвольное, например, третье состо ние 1101 на его шины 1 необходимо подать комбинаци7о сигналов ПО, т,е, Va 0. 1 , Сигнал 5з О формирует О на шине Qj, который, в свою очередь, на входы элементов И-НЕ 4 1 . 3 10913 , устанавливаетв первом разр де состо ние , и подтверждает состо ни  4 Новое состо ние фиксируетс  RS-триггерами в каждом разр де и сохран етс  после оконча-5 ни  установочного сигнала, т.е. при 9т 2 Sj 4 Таким образом , управлениемногостабильным триггером однофазное асинхронное, т.е. поступление управл ющего сигналаю на i-й установочный вход однозначно приводит к переходу многостабильного триггера в Q состо ние без синхронизании дополнительным сигналом. В случае реализации многостабильногоis 194 триггера на элементах ИЛИ-НЕ он будет работать аналогично, но в обратном коде. Общее количество входов элементов (т.е. св зей) в каждом из разр дов равно .п+3, а в прототипе - 2 Cn-l) Таким образом, введение новых конструктивных признаков позволит .уменьшить общее количество св зей, а значит, и повысить надежность по сравнению с прототипом, при п 6(, , причем выигрьоп будет тем больше, ем больгае количество устойчивых состо ний .1 The invention relates to a pulse technique and can be used in multistable recalculated circuitry in clavier consoles for issuing control signals for switching on any electrical circuit with automatic disconnection of the previous circuit in an arbitrary sequence. A multistable single-phase trigger n -1-1 engraving is known. multiple input elements AND-NOT ft 1 The disadvantage of the known devices is the relatively narrow area of the independent npi-domain, due to the complexity of organizing it. neither Closest to the proposed multistable single-phase control trigger, which contains n bits, each of which contains an AND-NOT loudspeaker element and an output control terminal and a single-output element for each bit connected to the corresponding inputs of AND-NOT elements of other bits, Each control unit is connected to the additional inputs of the corresponding p-3 AND-NOT elements. In the known device, each AND-NOT element has 2 n-1) inputs 12. A disadvantage of the known device is its relative complexity and, therefore, low reliability with large I. The purpose of the invention is to increase the reliability of the device with large p. The goal is achieved by the fact that in a multistable single-phase control trigger containing r bits, where n, each of which contains a multi-input Y – ME element, and a control busbar, an NAND element and an element NOT are entered in each each bit of the input element is NOT connected to the first input of the multi-input AND-NEA element with the output of the NAND element, the first and second inputs of which are connected respectively to one of the control buses and to the output of the multi-input element AND NONE. The output of the element is NOT connected to the corresponding w entrances me go-go elements of NAND other 5az rows. The drawing shows a diagram of four stable single-phase control trigger 192. The device contains control buses, AND-NOT elements, NOT elements, multi-input elements, output slimes. In the drawing, the outputs of the elements AND-NOT are connected respectively with the inputs of the elements NOT and respectively with the primary inputs of the multi-input elements AND-NOT, the outputs of which are connected respectively with the first inputs of the elements AND-NOT. , the first inputs of which are connected respectively to the control buses, the second - the fourth inputs of the multi-input element AND-NOT are connected to the outputs of the elements NOT, the second - the fourth inputs of the multi-input element AND-NOT are connected to the outputs of the elements NOT,, the second - the fourth inputs of the multi-input element AND- NOT connected to the outputs of the elements NOT, the second - a quarter of the inputs of the multi-input element AND-NOT connected to the outputs of the elements NOT, the outputs of the elements TE connected respectively to the output 1, Name, Elements AND-NOT, elements AND-NOT. E, and the IS-NOT elements form RS-triggers. The multistable trigger works as follows. In the initial state on all control levels Y; the trigger must be levels. The scheme may assume the following stable states on levels Q, -: 0111, 1011, 1101, 1110, i.e. each state is matched by the presence of 0 only on one of the outputs of a trigger. The control of the circuit, t, e, its transfer from one stable state to another is accomplished by applying the signal O to only one of the control galleries. So, if the trigger is set when the power is turned on, for example, to state 0111 (first steady state), then to switch it to another arbitrary, for example, third state 1101, it is necessary to send a combination of signals from its tires 1, t, e, Va 0. 1, Signal 5zO forms Oh on the bus Qj, which in turn is on the inputs of the elements AND-NOT 4 1. 3 10913, sets the state in the first bit, and confirms state 4 The new state is fixed by RS-flip-flops in each bit and saved after the end-5 nor the set signal, i.e. at 9m 2 Sj 4 Thus, a single-phase asynchronous single-phase asynchronous trigger, i.e. The arrival of the control signal to the i-th setup input unambiguously leads to the transition of the multistable trigger to the Q state without synchronization by an additional signal. In the case of the implementation of multistable 194 trigger on the elements of OR NOT, it will work in the same way, but in the reverse code. The total number of entries of the elements (i.e., connections) in each of the bits is equal to .n + 3, and in the prototype - 2 Cn-1) Thus, the introduction of new design features will make it possible to reduce the total number of connections, which means and increase reliability compared with the prototype, with n 6 (,, and the greater the gain, the greater the number of stable states.

Claims (1)

МНОГОСТАБИЛЬНЫЙ ТРИГГЕР однофазного управления, содержащийMULTI-STABLE single-phase control TRIGGER containing П разрядов, где Ю6 каждый из которых содержит многовходовый элемент И-НЕ, и И тин управления, отличающийся тем, что, с целью повышения надежности, в каждый разряд введены элемент И-НЕ и элемент НЕ, в каждом разряде вход элемента НЕ соединен с первым входом многовходового элемента И-НЕ и с выходом элемента И-НЕ, первый и второй входы которого соединены соответственно с одной из шин управления и с выходом многовходового элемента И-НЕ, выход элемента НЕ соединен с соответствующими входами многовходовых элементов И-НЕ других разрядов.P categories, where each of them contains a multi-input AND-NOT element, and I control type, characterized in that, in order to increase reliability, an AND-NOT element and an NOT element are introduced into each category, in each category the input of the element is NOT connected to the first input of the multi-input AND-NOT element and with the output of the AND-NOT element, the first and second inputs of which are connected respectively to one of the control buses and with the output of the multi-input AND-NOT element, the output of the element is NOT connected to the corresponding inputs of the multi-input AND elements of other bits .
SU833536149A 1983-01-07 1983-01-07 Multistable flip-flop SU1091319A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833536149A SU1091319A1 (en) 1983-01-07 1983-01-07 Multistable flip-flop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833536149A SU1091319A1 (en) 1983-01-07 1983-01-07 Multistable flip-flop

Publications (1)

Publication Number Publication Date
SU1091319A1 true SU1091319A1 (en) 1984-05-07

Family

ID=21044093

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833536149A SU1091319A1 (en) 1983-01-07 1983-01-07 Multistable flip-flop

Country Status (1)

Country Link
SU (1) SU1091319A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
.1. Букреев И.Н. н др. Микрозлектронные схемы цифровых устройств М., Советское радио, 1975, с.213, рис. 5,-48. 2. ВукреевИ.Н.и др.Микроэлектронн схемы цифровых устройств. М., Советское радио, 1975, с.214, рис.5. (прототип). *

Similar Documents

Publication Publication Date Title
US3432846A (en) Traveling sign controlled by logic circuitry and providing a plurality of visual display effects
AU6392686A (en) Digital intergrated circuit
SU1091319A1 (en) Multistable flip-flop
JPS60121588A (en) Digital code detecting circuit
US4392065A (en) Electronic circuit for eliminating chatter
US4387341A (en) Multi-purpose retimer driver
SU799011A1 (en) Storage
US4411009A (en) Digital dual half word or single word position scaler
SU1677696A1 (en) Electric power source control system
SU1034178A1 (en) Selecting switching device
SU1626434A1 (en) Digital transmitter
SU801100A1 (en) Multistable clocked d-element
SU1190448A1 (en) Variable-ratio voltage divider
SU1213555A1 (en) Pulsed three-channel majority device
SU1001485A1 (en) Binary pulse number multiplier
SU1365069A1 (en) Device for controlling condenser unit
SU1406764A1 (en) Memorizing distributor
SU1491308A1 (en) Pulsed gate with control signal storage
SU1248046A1 (en) Adaptive switching device
SU1264327A2 (en) Switching device
SU1221739A1 (en) Matrix switching device
SU1755374A1 (en) Bipolar code former
SU1368982A1 (en) Redundancy divider-shaper
SU1431070A2 (en) Divider of pulse repetition rate
SU752328A1 (en) Binary number comparing device