SU1088123A1 - Распределитель - Google Patents
Распределитель Download PDFInfo
- Publication number
- SU1088123A1 SU1088123A1 SU833531363A SU3531363A SU1088123A1 SU 1088123 A1 SU1088123 A1 SU 1088123A1 SU 833531363 A SU833531363 A SU 833531363A SU 3531363 A SU3531363 A SU 3531363A SU 1088123 A1 SU1088123 A1 SU 1088123A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- inputs
- channels
- output
- distributor
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
РАСПРЕДЕЛИТЕЛЬ, содержащий две тактовые шины, в каждом i-ом канале RS-триггер на двух элементах И-НЕ и два управл ющих элемента И-НЕ, выход первого из которых соединен с первым S-входом RS-триггера своего канала, а первый вход - с его нулевым выходом, выход второго управл ющего элемента И-НЕ соединен с первым R-входом RS-триггера своего канала , а первый вход - с его единичным выходом, отличающийс тем, что, с целью расширени функЩ1ональных возможностей, первай тактова шина соединена с вторыми входами первых управл ющих элементов И-НЕ, а втора тактова шина - с вторыми входами вторьк управл ющих элементов И-НЕ всех каналов, выходы распределител подключены к единичным и нулевьм выходам RS-триггеров соответствующих каналов, вторые Sи R-входы которых соединены с соответствующими установочными входами распределител , дополнительно введенные входы первого управл ющего элемента И-НЕ каждого i-ro канала подключены соответственно к нулевым выходам RS-триггеров (i+1)-ro, (i+2)-ro,..., (i+N-n D-ro и (i-«-N-n J-)-ro каналов, а дополнительно (Л введенные входы второго управл клцего элемента И-НЕ каждого i-ro канала С подключены соответственно к единичным выходам RS-триггеров (i+N-n-1)-ro, (i+N-n)-ro, ..., (i+njU-2)-ro и (i-«-nju-1)-ro каналов, где N - число каналов распределител , п - максимальное , an- минимальное число еди00 00 един.иц в выходных комбинаци х. ю 00.
Description
1 Изобретение относитс к автоматике и вычислительной технике и может быть использовано в качестве ци лического генератора кодовых комбинаций и устройства специального код пересчета в цифровых системах обработки информации. Известны распределители, содержащие разр дные RS-триггеры и вентили на элементах И-НЕ, а также две тактовые шины С О. Недостатками этих распределителе вл ютс узкие функциональные возмо ности, выражаемые в обеспечении на выходах КЗ-триггеров только кодов Либау-Крейга. Наиболее близким по технической сущности к предлагаемому вл етс распределитель, содержа ций две тактовые шины, в каждом i-ом канале RS-триггер на двух элементах И-НЕ и два управл ющих элемента И-НЕ, вы ход первого из которых соединен с первым S-входом RS-триггера своего канала, а первьй вход - с нулевым выходом, выход второго управл ющего элемента И-НЕ соединен с первым R-входом RS-триггера своего канала, а первый вход - с единичным выходом RS-триггера своего канала С 2J. Недостатками известного распреде лител также вл ютс узкие функцио нальные возможности, выражаемые в потактном формировании на выходах RS-триггеров кодовых наборов только с посто нными числами единиц и нуле Целью изобретени вл етс расши рение функциональных возможностей распределени за счет обеспечени всех возможных режимов циклического формировани кодовых комбинаций с чередующимис различными числами логических единиц и нулей. Указанна цель достигаетс тем, что в распределителе, содержащем две тактовые шины, в каждом i-ом ка нале RS-триггер на двух элементах И-НЕ и два управл ющих элемента И-Н выход первого из которых соединен с первым S-входом RS-триггера своего канала, а первый вход - .с его нулевым выходом, выход второго управл ющего элемента И-НЕ соединен с первым R-входом RS-триггера своег канала, а первьш вход - с его единич ным выходом, перва тактова шина соединена с вторыми входами первых управл ющих элементов И-НЕ, а втора тактова шина - с вторыми входами 23.2 вторых управл ющих элементов И-НЕ всех каналов, выходы распределител подключены к единичным и нулевым выходам RS-триггеров соответствующих каналов, вторые S- и R-входы которьпс соединены с соответствующими установочными входами распределител , дополнительно введенные входы первого управл ющего элемента И-НЕ каждого i-ro канала подключены соответственно к нулевым выходам RS-триггеров ()-ro, (1+2)-го, ...,(i+N-n -1)-го и (i+N-n) -го каналов, а дополнительно введенные входы второго управл к цего элемента И-НЕ каждого i-ro канала подключены соответственно к единичным выходам RS-триггеров (i+N-n-1)-ro, (i+N-n)-ro,..., (i+ryu-2)-ro и (i+njU-1)-ro каналов, где N - число каналов распределител , п/и.- максимальное , an - минимальное число единиц в выходных комбинаци х. На чертеже представлена схема распределител с N 5, nfj., . Возможно осуществление режимов работы переключени выходных каналов при п 3, п 4; п 2, . 3, которое не влечет существенного конструктивного изменени схемы. Предлагаемьй распределитель в каждом i-oM канале содержит RS-триггер на двух логических элементах И-НЕ 1 и 2 и два управл ющих элемента И-НЕ 3 и 4, выход первого из которых (И-НЕ 3) соединен с первым S-входрм RS-триггера своего канала, а первый вход - с его нулевым выходом, выход второго управл ющего элемента И-НЕ 4 соединен с первым R-входом RS-триггера своего канала, а первьй вход с его единичным выходом. Перва тактова шина 5 соединена со вторыми входами первых управл ющих элементов И-НЕ 3, а втора тактова щина 6 со вторыми входами вторых управл ю- -. щих элементов И-НЕ 4 всех каналов. Выходы распределител р1-рЫи7 1-рН подключены к единичным и нулевым выходам RS-триггеров соответствующих каналов. Вторые S- и R-входы RS-триггеров соединены с соответствующими установочными входами распределител S1-SN и R1-RN. Дополнительные входы первого управл нлцего элемента И-НЕ 3 каждого i-ro канала подключены соответственно к нулевым выходам RS-триггеров ()-ro. (i+2)-ro, ..., {i+N-n 1)-ro и (1+Ы-П(й)-го каналов, а дополнительные входы второго управл ющего элемента И-НЕ 4 каждого i-ro канала подключены соответственно к единичным выходам RS-триггеров (l+N-n-1)-r ( i+N-n)-ro, ..., (i+n/i-2)-ro и ()-ro каналов, где ,4,5,.. число каналов распределител , прмаксимальное , an- минимальное числое единиц в потактно чередующихс выходных кодовых комбинаци х в заданном режиме распределени . N-разр дный распределитель работает следующим образом. В исходное состо нии в зависимости от заданного режима переключени RS-триггеры распределител через их установочные S- и R-входы по общей команде устанавливаютс в соответствующие исходные логические состо ни , которые соответствуют одному из кодовых наборов требуемого режима генерации кодовых комбинаций. При этом на одной из тактовых шин 5 и 6 поддерживаетс нулевой, а на другой единичный потенциалы. При подаче на тактовые шины 5 и 6 двух последовательностей тактовых импульсов , сдвинутых одна относительно другой на полпериода, происходит переключение RS-триггеров в соответствии с заданным режимом формировани выходных кодовых комбинаций с определенными п и n/u. Общей особенностью кодовых комбинаций , формируемых в различньк режимах работы распределителей, вл етс поочередный кольцевой сдвиг по разр дам разхгачных кодов (соответственно с различными п и п единицами). Таким образом, предлагаемый распределитель благодар дополнительно введенным логическим св з м обеспечивает все возможные режимь формировани кодовых комбинаций с различными 1|ислами единиц (п и n/u), в св зи с чем обладает широкими функцио .нальными возможност ми.
Claims (1)
- РАСПРЕДЕЛИТЕЛЬ, содержащий две тактовые шины, в каждом ί-ом канале RS-триггер на двух элементах И-НЕ и два управляющих элемента И-НЕ, выход первого из которых соединен с первым S-входом RS-триггера своего канала, а первый вхдд - с его нулевым выходом, выход второго управляющего элемента И-НЕ соединен с первым R-входом RS-триггера своего канала, а первый вход - с его единичным выходом, отличающийся тем, что, с целью расширения функциональных возможностей, первай так- товая шина соединена с вторыми входами первых управляющих элементов И-НЕ, а вторая тактовая шина - с вторыми входами вторых управляющих элементов И-НЕ всех каналов, выходы распределителя подключены к единичным и нулевым выходам RS-триггеров соответствующих каналов, вторые Sи R-входы которых соединены с соответствующими установочными входами распределителя, дополнительно введенные входы первого управляющего элемента И-НЕ каждого ί-го канала подключены соответственно к нулевым выходам RS-триггеров (i+1)-ro, (i+2)-ro,...,(ί+Ν-η^-1)-го и (i+N-n^u)-ro каналов, а дополнительно введенные входы второго управляющего элемента И-НЕ каждого ί-го канала подключены соответственно к единичным выходам RS-триггеров (i+N-n-1)-ro, (i+N-n)-ro, ..., (ΐ+ημ-2)-Γο и (i+n^u-1)-ro каналов, где N - число каналов распределителя, η^ι - максимальное, ап - минимальное число едиединиц в выходных комбинациях.1088123' 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833531363A SU1088123A1 (ru) | 1983-01-03 | 1983-01-03 | Распределитель |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833531363A SU1088123A1 (ru) | 1983-01-03 | 1983-01-03 | Распределитель |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1088123A1 true SU1088123A1 (ru) | 1984-04-23 |
Family
ID=21042412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833531363A SU1088123A1 (ru) | 1983-01-03 | 1983-01-03 | Распределитель |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1088123A1 (ru) |
-
1983
- 1983-01-03 SU SU833531363A patent/SU1088123A1/ru active
Non-Patent Citations (1)
Title |
---|
1.Авторское свидетельство СССР 754675, кл. Н 03 К 17/62, 03.05.76. 2. Авторское свидетельство СССР № 966902, кл. Н 03 К 17/62, 02.03.81 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1088123A1 (ru) | Распределитель | |
US5793234A (en) | Pulse width modulation circuit | |
US4565934A (en) | Dynamic clocking system using six clocks to achieve six delays | |
SU1499492A1 (ru) | Управл емый делитель частоты | |
US4852022A (en) | Instructions seqencer for microprocessor with matrix for determining the instructions cycle steps | |
SU1359753A1 (ru) | Цифровой фазовращатель | |
SU1150622A1 (ru) | @ -Разр дный распределитель импульсов | |
SU864589A1 (ru) | Распределитель импульсов | |
SU840860A1 (ru) | Управл емый распределитель импульсов | |
SU1557668A1 (ru) | Распределитель импульсов | |
SU1089764A1 (ru) | Кольцевой счетчик | |
SU754676A1 (ru) | Четырехразрядный кольцевой реверсивный распределитель 1 | |
SU401007A1 (ru) | Распределитель импульсов | |
SU1247867A1 (ru) | Генератор потока случайных импульсов | |
SU839057A1 (ru) | Многоканальный распределительиМпульСОВ | |
SU1091155A2 (ru) | Устройство дл сравнени @ двоичных чисел | |
SU1575166A1 (ru) | Генератор функций Хаара | |
SU1229954A1 (ru) | Способ след щего аналого-цифрового преобразовани и устройство дл его осуществлени | |
SU1309271A1 (ru) | Генератор случайных напр жений | |
SU1023315A1 (ru) | Распределитель импульсов | |
SU1226464A1 (ru) | Устройство дл обслуживани запросов | |
SU1651361A1 (ru) | Многоканальное устройство дл временного разделени и синхронизации импульсных сигналов | |
SU1354359A1 (ru) | Устройство дл @ -канального импульсного регулировани мощности в @ -фазной сети | |
SU679983A1 (ru) | Устройство приоритета | |
SU1132348A2 (ru) | Генератор треугольных функций (его варианты) |