SU1150622A1 - @ -Разр дный распределитель импульсов - Google Patents

@ -Разр дный распределитель импульсов Download PDF

Info

Publication number
SU1150622A1
SU1150622A1 SU833657427A SU3657427A SU1150622A1 SU 1150622 A1 SU1150622 A1 SU 1150622A1 SU 833657427 A SU833657427 A SU 833657427A SU 3657427 A SU3657427 A SU 3657427A SU 1150622 A1 SU1150622 A1 SU 1150622A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
inputs
trigger
elements
short
Prior art date
Application number
SU833657427A
Other languages
English (en)
Inventor
Ваган Шаваршович Арутюнян
Анжела Асатуровна Костандян
Original Assignee
Предприятие П/Я А-1376
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1376 filed Critical Предприятие П/Я А-1376
Priority to SU833657427A priority Critical patent/SU1150622A1/ru
Application granted granted Critical
Publication of SU1150622A1 publication Critical patent/SU1150622A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

N-РАЗРЯДНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ, содержащий в каждом -м разр де где i - от 1 до N) fig -триггер на двух элементах И-НЕ и два .формировател  коротких импульсов с первыми информационными входами, причем выходы первого и второго формирователей коротких импульсов в каждом разр де соединены соответственно с первым единичным и первым нулевьм входами триггера этого же разр да, второй единичный и второй нулевой входы которого  вл ютс  соответственно входом установки и входом сброса данного триггера, пр мые выходы триггеров  вл ютс  соответственно выходами распределител  импульсов, тактовый вход которого соединен с сиихровходами формирователей коротких импульсов всех разр дов , отличающийс  тем, что, с целью расширени  функциональных возможностей путем обеспечени  всех возможных N -1 симметричных и М -2 несимметричных режимов переключени  и оперативного перехода с,, одного из них на любой другой, он дополнительно содержит N -2 шин управлени  режимом переключени , в каждом 1 -м разр де - два логических элемента И-ИЛИ-НЕ, а в каждом формирователе коротких импульсов второй информационный вход, причем в каждом t -м разр де выходы первого и второго логических элементов И-ИЛИ-НЕ соедршены соответственно с первьми информационными входами i первого и второго формирователей коротких импульсов этого же разр (О да, вторые информационные входы кото рых соединены соответственно с единичным и нулевьм выходами триггера предыдущего (N-l)-ro разр да, первые входы с первого по (М-2)-й элементов И, вход щих в состав первого и второго логических элементов И-ИЛИ:п НЕ, объединены соответственно между о э: собой и соединены с первой по (И-2)-ю шинами управлени  режимом, а их втоNP ND рые входы подключены к единичным выходам триггеров ( + N-2)-ro, (i + N-3)ro, . .. («+1)-го разр дов и к нулевьм выходам триггеров (-ь1)-го, (+2)-го,... (+ff-2)-ro разр дов.

Description

t Изобретение относитс  к вычислительной технике и автоматике и може быть использовано в качестве многопрограммного циклического переключа тел  каналов, генератора кодовых комбинаций и пересчетного устройств с настраиваемой структурой в дискре ных системах автоматического управлени  и обработки информации. Известен К-разр дный распределитель импульсов, содержащий в калщом разр де Я5 -триггер на двух элементах И-НЕ, два формировател  коротких импульсов, два элемента И и тактовую шину il. Недостаток этого распределител  ограниченные функциональные возможности , выражаемые в обеспечении толь ко одного из всех N -2 возможных несимметричных режимов переключени  выходных каналов. Наиболее близким по технической сущности к предлагаемому  вл етс  У1-разр дньй распределитель импульсов содержащий в каждом « -м разр де R3 -триггер на двух элементах И-НЕ и два формировател  коротких импульсов с первьми информационньми входами , причем выходы первого и второго формирователей коротких импульсов в каждом разр де соединены соответст венно с первым единичным и первым нулевым входами триггера этого же разр да, второй единичньгй и второй нулевой входы которого  вл ютс  COOT ветственно его входом установки и входом сброса, пр мые выходы триггеров  вл ютс  соответственно выходами распределител  импульсов, тактовьй вход которого соединен с синхровхода- о
ми формирователей коротких импульсов всех разр дов. В каждом разр де он содержит также элемент сложени  по модулю два, первьй вход которого  вл етс  управл ющим входом, второй вход 45 подключен с инверсным выходом триггера предьщущего по кольцу разр да, а еро пр мой и инверсный выходы соединены соответственно с вторыми ин . формационными входами первого и второго формирователей шшульсов данного разр да распределител  2j . Недостаток этого распределител также ограниченные функциональные возможности, вьфажаемые в несосто тельности обеспечени , нар ду с N-1 симметричными режимами (при которых от такта к такту число циркулируемых
вателе коротких импульсов - второй информационный вход, причем в каждом 1 -м разр де выходы первого и второго логических элементов И-ИЛИ22 по разр дам распределител  единиц не измен етс , т.е. п 112,..., N-1), также всех возможных К| -2 несимметричных режимов (при которых от такта к такту число единиц в смежных разр дах мен етс  на одно, т.е. Пщ 2,3,..., Я -1). Целью изобретени   вл етсГ  расширение функциональных возможностей М-разр дног6 распределител  импульсов путем oбecпe вни  всех возможных М-1 симметричных и N -2 несимметричных режимов переключени  и оперативного перехода с одного из них на любой другой. Поставленна  цель достигаетс  тем, что N -разр дный распределитель импульсов, содержащий в каждом -м разр де (где i - от 1 до N) RS-триггер на двух элементах И-НЕ и два формировател  коротких импульсов с первыми информационными входами, причем выходы первого и второго формирователей коротких импульсов в каждом разр де соединены соответственно с первым единичным и первьм нулевым входами триггера этого же разр да, второй единич:ный и второй нулевой входы которого  вл ютс  соответственно входом установки и входсж сброса данного триггера, пр мые выходы триггеров  вл ютс  соответственно выходами распределител  импульсов, тактовый вход которого соединен с синхровходами формирователей коротких импульсов всех разр дов, дополнительно содержит N -2 шин управлени  режимом переключени , в каждом i-м разр де - два логических элемента И-ШШ-НЕ, а в каждом формиро соединены соответственно с первыми ин.формационными входами первого и второго формирователей коротких импульсов этого же разр да, вторые информационные входы которых соединены соответственно с единичным и нулевым выходами триггера предыдущего (t-l)-ro разр да, первые входы с первого по (М-2)-й элементов И, вход щих в состав первого и второго логических элементов И-ИЛИНЕ , объединены соответственно между собой и соединены с первой по (N-2)-ю шинами управлени  режимом. а их вторые входы подключены соответственно к единичным выходам триггеров (i-fN-2)-ro, (i + N-3)ro, ..., (i+1)-ro разр дов и к нулевым выходам триггеров (1+1)-го, (i+2)го ,..., (i+N-2)-ro разр дов. На чертеже показан N -разр дный, распределитель импульсов, где N 5 Распределитель импульсов содержи КБ -триггеры на двух элементах 1 И2 И-НЕ, формиров-атели 3 и 4 корот ких импульсов, соединенные с входом синхронизации и двум  информационными входами, логические элементы И-ИЛИ-НЕ 5 и 6, вход установки 1В единицу 7 и вход сброса 8, шины 9.1-9. управлени  режимом и т товую шину 10. Предлагаемый 1 -разр дный распре делитель импульсов работает следзпощим образом. Дл  создани  N-1 режимов симметричного переключени  выходных каналов распределител  на всех его шинах 9.1-9,N-2 управлени  режимом прикладываютс  нулевые уровни потен циалов. При этом на выходах элементов И-ИЖ-НЕ 5 и 6 всех разр дов возникают посто нные единичные поте циалы. Это приводит фактически к их исключению из дальнейшего потактного переключени  распределител , оставл   место дл  этого только элементам И-НЕ 1 и 2 и формировател м 3 и 4 коротких импульсов. При необходимости обеспечени  симметричного режима переключени  с одной циркулируемой по разр дам единицы () через вход установки в единицу 7 и вход сброса 8 один из триггеров предварительно устанав ливаетс  в единичное, а остальные в нулевое логические исходные состо ни . При необходимости же создани  аналогичного режима с двум  единицами () в единичные исходные сос то ни  устанавливаютс  два смежных триггера, при режиме с трем  единица1ми () - три смежных триггера и т.д. Приложенные к тактовой шине 10 т тирукицие импульсы проход т через формирователи 3 или 4 коротких ш пулъсов тех разр дов, на первых информационных входах которых от выходов триггеров предыдущих разр дов в данном такте присутствуют единичные потенциалы. При этом по задним фронтам (спадам) проход щим через формирователи коротких импульсов формируютс  нулевые короткие импульсы , которые либо переключают триггеры в противоположные логические состо ни , либо подтверждают их первоначальные состо ни  - в зависимости от их исходных состо ний. Благодар  этому в соответствии с заданным режимом симметричного переключени  выходных каналов распределител  происходит потактна  циркул ци  по его разр дам предварительно записанных единиц . При необходщуюсти обеспечени  каждого из возможных несейметричных режимов переключени  выходных каналов распределител  на одной из шин 9.1 управлени  режимом прикладьгваетс  единичный потенциал (при нулевых потенциалах на остальных шинах). Так, например, при необходимости обеспечени  несимметричного режима переключени  с чередующимис  одной И двум  соседними единицами () . „ единичный потенциал прикладываетс  к первой шине 9.1, при режиме с двум  и трем  единицами (Пд(3) - к второй шине 9.2.и т.д. В случае же обеспечени  режима. сПщ М- 1 единичный потенциал прикладываетс  к последней шине 9.N-2. Благодар  этбму в процессе п тактных , переключений разр дов вовлекаютс  те элементы И, вход щие в состав элементов И-ИЛИНЕ 5 и 6, к первым входам которых от определенной шины 9. приложен единичный потенциал. Дл  обеспечени  каждого из розможных несимметричных режимов переключени  его триггеры через входы установки в единицу 7 и сброса 8 предварительно устанавливаютс  в определенные исходные состо ни . При этом если задан режим СПд, 2, то единицы могут быть записаны либо в одном, либо же в двух смежных триггерах , если 3 - в двух или трех триггерах, если п 4 в трех или четырех триггерах и т.д. При несимметричных режимах работ приложенные к тактовой шине 10 тактирующие импульсы проход т через те формирователи коротких импульсов 3 и 4, на обоих информационных входах которых в данных тактах присутствуют единичные потенциалы, и устанавливают триггеры в определенные логические состо ни . .В резуль5 тате на выходах распределител  создаетс  та или ина  последовательнос кодовых комбинаций - в зависимости от заданного по шинам 9 управлени  режима несимметричных переключений .выходных каналов. Таким образом,. благодар  дополнительно введенным новым логическим 2 элементам и св з м предлагаемый У-р зр дный распределитель обеспечивает все возможные N-1 симметричные и W - 2 несимметричные режимы переключени  выходных каналов , что свидетельствует о его широких функциональных возможност х .

Claims (1)

  1. N-РАЗРЯДНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ, содержащий в каждом < -м разряде (где i - от 1 до N)R5 -триггер на двух элементах И-НЕ и два формирователя коротких импульсов с первыми информационными входами, причем выходы первого и второго формирователей коротких импульсов в каждом разряде соединены соответственно с первым единичным и первым нулевьаи входами триггера этого же разряда, второй единичный и второй нулевой входы которого являются соответственно входом установки и входом сброса данного триггера, прямые выходы триггеров являются соответственно выходами распределителя импульсов, тактовый вход которого соединен с синхровходами формирователей коротких импульсов всех разрядов, отличающийся тем, что, с целью расширения функциональ ных возможностей путем обеспечения всех возможных N -1 симметричных и hl —2 несимметричных режимов переключения и оперативного перехода с,, одного из них на любой другой, он дополнительно содержит N -2 шин управления режимом переключения, в каждом * —м разряде - два логических элемента И-ИЛИ-НЕ, а в каждом формирователе коротких импульсов второй информационный вход, причем в каждом 1 —м разряде выходы перво го и второго логических элементов И-ИПИ—НЕ соединены соответственно с первьми информационными входами первого и второго формирователей коротких импульсов этого же разряда, вторые информационные входы кото рых соединены соответственно с единичным и нулевые выходами триггера предыдущего (N-l)-ro разряда, первые входы с первого по (И-2)-й элементов И, входящих в состав первого и второго логических элементов И-ИПИНЕ, объединены соответственно между собой и соединены с первой по (Н'2)-ю шинами управления режимом, а их вторые входы подключены к единичным выходам триггеров 6 + N-2)-ro, (i+N~3)ro, . .. (»+1)~го разрядов и к нулевым выходам триггеров (?+1)-го, (*+2)-го,... G+N-2)-ro разрядов.
    —г ......
    ί
SU833657427A 1983-10-27 1983-10-27 @ -Разр дный распределитель импульсов SU1150622A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833657427A SU1150622A1 (ru) 1983-10-27 1983-10-27 @ -Разр дный распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833657427A SU1150622A1 (ru) 1983-10-27 1983-10-27 @ -Разр дный распределитель импульсов

Publications (1)

Publication Number Publication Date
SU1150622A1 true SU1150622A1 (ru) 1985-04-15

Family

ID=21087273

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833657427A SU1150622A1 (ru) 1983-10-27 1983-10-27 @ -Разр дный распределитель импульсов

Country Status (1)

Country Link
SU (1) SU1150622A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР 1 960782, кл. G 06 F 1/04,10.12.80. 2.. Авторское свидетельство СССР № 1023315,кл. G 06 F 1/04, 15.01.82 (прототип). *

Similar Documents

Publication Publication Date Title
SU1150622A1 (ru) @ -Разр дный распределитель импульсов
KR0147197B1 (ko) 다수채널의 펄스폭 변조회로
SU993260A1 (ru) Устройство дл логического управлени
SU726528A1 (ru) Устройство дл определени экстремального из п чисел
SU809565A1 (ru) Дешифрирующее устройство
SU840860A1 (ru) Управл емый распределитель импульсов
SU864279A1 (ru) Устройство дл сравнени чисел
SU1088123A1 (ru) Распределитель
RU2111608C1 (ru) Цифровой модулятор для преобразователя частоты асинхронного двигателя
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
SU1023315A1 (ru) Распределитель импульсов
SU953742A1 (ru) Программируемый делитель частоты
SU1231495A1 (ru) @ -Разр дный распределитель импульсов
RU2264690C2 (ru) Резервированный счетчик
SU1094137A1 (ru) Формирователь последовательности импульсов
SU1064458A1 (ru) Преобразователь код-ШИМ
SU1043649A1 (ru) Устройство дл программного управлени синхронно-асинхронными приемопередатчиками
US3862401A (en) Multi-phase pulse counter
SU961151A1 (ru) Недвоичный синхронный счетчик
SU1005026A1 (ru) Устройство дл определени количества единиц в двоичном коде N-разр дного числа
SU1653154A1 (ru) Делитель частоты
SU406199A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ ЗНАКА ИЗМЕНЕНИЯ ФУНКЦИИ
SU881735A1 (ru) Устройство дл сортировки чисел
SU1336248A1 (ru) Шифратор
SU425178A1 (ru) Устройство для прерывания программ