Изобретение относитс к электросв зи , а именно к устройствам преобразова1ш двоичных безызбыточных кодов в недвоичные избыточные .коды, и может быть использовано в системах автоматического управлени , в вычислительной технике, в системах переда чи телеметрической информации, а так же в модул торах перспективных систе передачи дискретной информации, использующих составные многоуровневые сигналы с избыточностью, Известно устройство дл перекодировани k - разр дного безызбытбчного двоичного кода в п-разр дный двоичный код с посто нным весом W, которое содержит двоичный регистр, селектор старших единиц, преобразователь , выходной двоичный регистр Щ Однако данное устройство не может осуществл ть преобразование полного двоичного кода в полный недвоичный код посто нного веса. Наиболее близким по технической cymoHbcTH к предлагаемому вл етс устройство дл передачи кодовых комбинаций ПОСТОЯННОГО веса, содержащее преобразователь полного двоичного ко да в код посто нного веса, а также входной двоичньй регистр, выход которого соединен с входом распределител , подключенного одним выходом к преобразователю полного двоичного ко да в код посто нного веса, выходал ко торого параллельно подключены к упра л ющим входам соответствующих ключей и первым входам формирователей много уровневого сигнала, вторые выходы , кроме последнего, формирова тел многоуровневого сигнала соедине ны с первыми входами последующего формировател многоуровневого сигнала , выходы ключей соединены с соотве ствующими входами регистра пам ти, выход которого соединен с выходом устройства. Достоинство известного устройства определ етс его возможностью преобразовани полного двоичного кода в недвоичный код посто нно го веса 2 . Основным недостатком устройства Явл етс несовершенство алгоритма функционировани , которое заключаетс в следующем, В известном устройстве символыk значного двоичного безызбь1точного кода последовательно считываютс из первого двоичного регистра. Часть из них - (К-) символов - преобразуетс 4492 в п-значную комбинацию двоичного кода посто нного веса, р, котора запоминаетс в выходном двоичном регистре преобразовател полного двоичного кода в двоичный код посто нного веса. Остальные f К - (К-) двоичных символов последовательно подаютс в регистр (это адаптивный регистр), состо пшй из п сложных формирователей (многоуровневых сигналов. При этом J-значные двоичные комбинации разбиваютс на р равнозначных двоичных комбинаций , состо щих из ) двоичных символов, каждой из которых став т в соответствие недвоичный символ.. Недостатком алгоритма функционировани известного устройства вл етс то, что указанное преобразование осуществл ют только после того, как в адапт,ивный регистр будут записаны все 2 двоичных символов. Т.е. данное преобразование двоичных символов в (т+1)-ичные есть параллельное. Оно требует большого количества формирователей многоуровневых сигналов, а же обусловливает наличие функционально пассивных блоков. Большое количество преобразователей определ ет высокую слбжиость . известного устройства, что снижает его надежность. При преобразовании конкретной двоичной -змачной комбинации в (т+1)-ичную р -значную комбинацию функционируют не все формирователи №1огоуровневых сигналов, а толькор из них. Это обсто тельство и обусловливает наличие функционально пассивных блоков. Они не участвуют в преобразовании конкретной двоичной значной комбинации. Их наличие в схеме известного устройства приводит к увеличению веро тности ошибочного преобразовани , что снижает помехоустойчивость устройства- пр6тотйпа Цель изобретени - повьшгение помехоустойчивости устройства за счет перехода от параллельного алгоритма преобразовани полного двоичного кода в полный т-ичный код. Указанна цель достигаетс тем, что в устройство дл преобразовани кодов в системе передачи данных, содержащее первый регистр, вход которого вл етс первым входом устройства , выход соединен с входом распределител , первый выход которого соединен с входом преобразовател двоичного кода в код посто нного веса. введены второй, третий и четвертый регистры, счетчик, дешифратор, цифро аналоговый преобразователь, первый и второй ключи, первый и второй элемен ты задержки, первый и второй элемент И, элемент ИЛИ и элемент НЕ, второй выход распределител соединен с первым входом второго регистра, выход которого соединен с входом третьего регистра, выходы третьего регистра через дешифратор соединены .с входами цифро-аналогового преобразовател , выход которого соединен с первьм вхо дом первого ключа, выход первого ключа соединен с первым входом второго ключа вых чд которого соединен с вькодом устройства, выход преобразовател двоичного кода посто нного вес соединен через первый элемент задерж ки с вторым входом второго ключа и непосредственно с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с первым,входом первого элемента И, второй вход которого подключен к второму входу устройства, выход - к первому входу счетчика, выход счетчи ка соединен с вторым входом элемента ИЛИ, вторым входом второго регистра и первым входом четвертого регистра, первые выходы четвертого регистра соединены с вторыми входами счетчика второй выход через элемент НЕ - с третьим входом счетчика, третий выхо через второй элемент задержки - с первым входом второго элемента И, второй вход второго элемента И подключен к второму входу устройства,, выход - к второму входу четвертого регистра и второму входу первого ключа. . Сущность предлагаемого изобретени заключаетс в том, что преобразо вание -разр дной двоичной комби . нации (каждой), вход щей в состав 6 Р-$ -значной двоичной комбинации , в т-ичный символ осуществл етс последовательно и с помощью небольшого количества элементов, На фиг, 1 изображена структурна блок-схема устройства; на фиг, 2 пример вьтолнени преобразовател ; н фиг. 3 - пример вьтолнени цифроаналогового преобразовател , В качестве примера, по сн ющего сущность изобретени , рассмотрим устройство дл преобразовани К 37-разр дной двоичной кодовой комбинации безызбыточного кода в п б-разр днуто (т+1) Э-ичнукз комбинацию посто нного веса р 8, Под весом понимаетс количество ненулевых символов в кодовой комбинации. Устройство состоит из следующих блоков: первого (входного) двоичного регистра 1, в который вводитс двоична кодова комбинаци , подлежаща преобразованию (его разр дность дл рассматриваемого примера п 37); распределител (переключател выходов ) 2, который разбивает п 37разр дную двоичную кодовую комбинацию на f p-i 24-разр дную двоичную кодовую комбинацию и ) « 13-раэр дную комбинацию, а также управл ет синхронной работой всех блоков в кодирующем устройстве; преобразовател 3 (k-2) 13-разр дной двоичной комбинации полного двоичног го кода в п 16-разр дную комбинацию двоичного кода посто нного веса р 8, состо щего из селектора 4 старших единиц, преобразовател 5, п 1б разр дного двоичного регистра 6, в который записьшаетс и хранитс п 16-разр дна двоична кодова комбинаци с посто нным весом р 8; (k-) 13-разр дного Двоичного регистра 7; вычитающего счетчика 8, исходное состо ние которого равно числу 3; элемента 9 И, элемент.а 10 ИЛИ, регистра II, элемента 12 НЕ, элемента 13 И, элемента 14 задержки, регистра 15, у которого вход последовательный, а вьгход параллельный; дещифратора 16, преобразующего входной-9 -разр дный двоичный код в выходной двоичный позиционный код. Количество его выходов равно К 2 8 (он может быть выполнен в виде обычного матричного дешифратора ); цифро-аналогового преобразовател 17, выходной сигнал которого тичный (он может принимать ненулевые значени : 1,2, 3, т, и определ етс номером входа элемента, на котором имеетс входной сигнал, поступающий из дешифратора 16; первого 18 и второго 19 ключей регистра 20 (его разр дность 6 р- 24 двоичных разр д , элемента 21 задержки. Длительность задержки 1 сигнала в элементе 14 определ етс временем по влени сигнала на информационном входе ключа 19, Длительность задержки сигналаГ в элементе 21 определ етс временем по влени сигнала на информационном входе ключа 18, Преобразователь 5, например, дл значности кода посто н ного веса равной 5 (посто нный вес равен 2) (фиг, 2) состоит из блока 21 ключей 2Ц-2Ц, блока 22 двоичного последовательно-параллельного регистра сдвига |(он вьтолнен, например, на чейках пам ти} логического блока 24 (.он, например, может быть вьтолнен на элементах НЕ и на элементах и) f f Йреббразователь 5 работает следуи щим образом. Пусть, например, на соответствую .щие параллельные входы преобразовате лей (п ть правых входов на фиг. 2) ,с выхода селектора 4 старших единиц (старшие-единицы располагаютс справа подаетс базова кодова комбинаци 00011, При этом соответствующие символы записьгоаютс в чейки , пам ти регистра 22. На один вход /потенциальный) элемента 26.j И, через элемент 25 НЕ подаетс сигнал с выхода (потенциального) чейки 23 пам ти, а на второй вход элемента 26/ И подаетс сигнал непосредственно с выхода чейки 23- пам ти. На вы ходе элементов 26 26- формируютс управл нлцие сигналы дл соответствующих ключей . В рассматриваемом случае управл ющий сигнал будет сформирован только на выходе эле мента 26а И, Этот управл ющий сигнал закрьтает ключ 2, тем самым запреща прохождение тактовых импульсов на соответствующий вход чейки 23 пам ти. Далее с определенного входа левого) блока 5 на чейки 23 23 пам ти подаютс тактовые импульсы сдвага (на чейки 23 и 23 они подаютс непосредственно, а на чейки 23 и 23л - через открытые в исходном состо нии ключи соответственно 211 и Zljl. Исходна комбинаци 0001 отображаетс и в регистре 6. Под воздействием указанных тактовых импульсов (их количество задаетс в селекторе) осуществл етс последовательно продвижение левой единицы вле во . Информационный входной сигнал чейки 23f пам ти вл етс также управл ющим дл селектора. Если он вл етс единичным, то комбинаци из регистра 6 считываетс на выход. Функциональна схема многоуровнеВ .ОГО цифро-аналогового преобразовате л 17 состоит (фиг. 2 и З) из элемен та 27 ИЛИ, блока 28 (он, например. может быть выполнен на переменных резисторах 29,(-29) , источника 30 опорного напр жени , блока 31 ключей И1-31ц. Преобразователь 7 работает следующим образом. На один из его параллельных входов подаетс соответствующий выходной сигнал дешифратора 16. Этот сигнал и вл етс управл юпщм дл соответствующего ключа блока 31 ключей. Под действием управл ющего сигнала ключ открываетс . Через открытый ключ и эле.мент 27 ИЛИ на выход многоустойчивого преобразовател 17 вьщаетс напр жение источника 30 опорного напр жени . При этом выходное напр жение источника 30 опорного напр жени ослабл етс в соответствующее количество раз с помощью блока 28, В результате на выходе преобразовател 17 формируетс выходной сигнал определенного уровн по напр жению, т.е. многопороговый сигнал. Дл по снени алгоритма функционировани устройства рассмотрим преобразование k 37-разр дной комбинации полного двоичного кода 011 ton 100011П1111101010100011001010 в п 16-разр дную комбинацию (m+l) 9-ичного (т 2 8) кода с посто нным весом р 8. При этом k -разр дную комбинацию разбивают на группы символов. Первую из них f pi 24-разр дную комбинацию П1 ПП010Ш10100011001010 зап(1ннают в промежуточном регистре. Из оставшихс ( 13-двоичных символов с помощью преобразовател формируют п 16-разр дную двоичную кодовую комбинацию посто нного веса 0110010101001110 по любому известному алгоритму. Ее запоминают в выходном двоичйом регистре преобразовател . После этого начинают последовательно считывать двоичные символы из выходного регистра преобразовател . Первым на его выходе по вл етс нулевой символ, который не измен ет состо ни блоков устройства и на выходе устройства ему ставитс в соответствие также нулевой символ. Вторым по вл етс единичный символ, формирующий S) 3 импульса считьюани из промежуточного регистра и три символа 010 С 24-разр дной двоичной комбинации записьгоают во второй регистр (его разр дность S 3) 15, Двоичные символы 010 с помощью дешифратора 16 преобразуют в угол выходной позиционный двоичный код 01000000, поступающий на вход преобразовател 17, На его выходе формируетс соответствующий ненулевой (т+1)-ичный сигнал, например 2, ко торый через сгкрьгоающийс в этот момент времени выходной ключ считываю на выход устройства. После этого из выходного регистра преобразовател считьшают третий символ - единичный , а из Е 24-разр дного регистра во второй 9 3-разр дный пересьшают следующие 3 двоичных символа, которые аналогичным образом преобразуют в выходной ненулевой (т+I) 9-ичный символ и т.д. Таким образом , совокупность операций преобразовани полного двоичного кода в недвоичный код посто нного веса та же, что и в известном устройстве, но реализуютс они не параллельно, а последовательно. Это позвол ет существенно уменьшить объем оборудовани Отметим, что последовательна обработка требует увеличени тактовой скорости (частоты следовани тактовых импульсов), однако это ог.раничение реализуемо. Устройство работает следующим образом . Подлежаща преобразованию k 37-разр дна комбинаци полного бызызбыточного двоичного кода вводитс в регистр 1 (фиг. ). Из регистра 1 распределитель 2 направл ет 13 двоичных символов в регистр преобразовател 3. Селектор 4 старших единиц последовательно фиксирует старшие единицы тринадцатиразр дной комбинации и выдает их на преобразователь 5, который вырабатывает сигналы, вызывающие последовательное продвижение единиц в регистре 6. В результате в регистре 6 формируетс и хранитс двоична кодова комбинаци с посто нным весом. Вес - это количество единич ных символов, т.е. вр 8 чейках пам ти регистра записаны сигна1П 1 1 Оставшиес 2 24 двоичных символа входной комбинации распределителем направл ютс в промежуточный (третий) двоичный регистр 20, где запоминаютс и хран тс . Из выходного регистра 6 преобразовател 3 считьшаетс первый двоичный символ. Если он нулевой, то никаких изменений в элементах устройства он не производит. Поэтому на выходе устройства будет присутствовать нулевой сигнал. Если же считьгааемый сигнал - единичный , то-он поступает на.вход элемента 4 задержки, где задерживаетс , и на второй вход элемента 10 ИЛИ. С выхода элемента 10 ИЛИ сигнал подаетс на один вход второго элемента 9 И, на другой вход которого поступают тактовые импульсы. С выхода элемента 9 И сигнал поступает на информационный вход вычитающего счетчика 8, уменьша состо ние последнего на 1 (исходное состо ние которого S 3 011 ). Выходной сигнал счетчика -осуществл ет сдвиг на одии разр д вправо двоичных символов промежуточного регистра 20, тем считыва один символ во второй регистр 15, а также на информационный вход регистра сдвига . Выходной сигнал счетчика 8 также поступает на первый вход элемента ю илИ. Этот сигнал проходит, элемент g и и поступает на вход счетчика 8, уменьша его состо ние на единицу (оно становитс равным 1 - 001). Выходной сигнал счетчика сдвигает на единицу вправо информацию в регистре 20, вследствие чего из него во второй регистр 15 переписываетс второй двоичный символ. Выходной сигнал счетчика подаетс на информационньй вход регистра 11, сдвига уже записанную там 1 во второй разр д, и на первый вход элемента 10 ИЛИ и через элемент 9 И поступает на вход счетчика 8, обнул его. При этом выходной импульс счетчика сдвигает информацию в регистре 20, в результате чего в регистр 15 записываетс третий двоичный символ . Таким образом, после осуществлени указанных операций в регистре 15 записаны три двоичных символа 010, в регистре П записаны символы 111. Так как последовательный выход этого регистра 1I потенциальный, то потенЩ1ал этой чейки (выходной чейки регистра П) в виде импульса посто нного тока подаетс на вход элемента 21 задержки, В это врем с помощью ешифратора 16 параллельный двои-чный код регистра 15 преобразуетс в позиционный код 01000000, т.е. только на втором выходе дешифратора 16 формируетс выходной сигнал. Он определ ет выходной сигнал 2 преобразова9I тел 17. При по влении на его выходе m « 8-ичного сигнала (или ненулевого (пН-1), 9-ичнЬго) на выходе элемента 21 задержки формируетс сигнал, который после прохолщени через элемент И 13 открывает ключ 18 и считывает из регистра I двоичный код 9 Oil исходного состо ни дл счет чика 8 (элемент 12 НЕ необходим дл преобразовани кода 111 в код 011). выходной символ 2 преобразовател 17 через открытый ключ 18 поступает на информационный вход ключа 19, который в этот момент времени открываетс выходным сигналом элемента 14. В результате на выходе устройства по вл етс сигнал 2. После этого с выхода регистра 6 преобразовател 3 считываетс третий символ - единичный, далее описанные операции повтор ютс . При этом во второй регистр 15 записываютс симво лы 00, которым иа выходе ключа 19 ставитс в соответствие (m+l) 9-ич ный сигнал 1. Четвертый выходной символ регистра 6 также единичный. Ему иа выходе второго ключа соответствует символ 4910 3. Аналогичным образом преобразуют и другие двоичные символы в виходные. В результате входнойk 37-разр дной двоичной кодовой крмбинахдаи на выходе кодирующего устройства ставитс в соответствие (т+1) 9-ична комбинаци : 0770050204003120. После этого во входной регистр 1 записьшаетс друга двоична кодова комбинаци и рассмотренный процесс преобразовани повтор етс . Предлагаемое изобретение обладает более высокими технико-экономическими показател ми по сравнению с известным объектом. Техническое преимущество предлагаемого изобретени по сравнению с базовым объектом заключаетс в том, что из его схемы исключено большое количество многоустойчивьгх элементов и ключей, а также функционально пассивных блоков, которые обусловливают сложность схемы в известном устройстве . Так как схема предлагаемого устройства упрощена, то веро тность ошибочной обработки входных кодовых комбинаций уменьшена, что повьшает помехоустойчивость устройства.
Фиг.2
Фиг,3