SU1081668A1 - Коммутирующее устройство последовательного действи - Google Patents

Коммутирующее устройство последовательного действи Download PDF

Info

Publication number
SU1081668A1
SU1081668A1 SU823380280A SU3380280A SU1081668A1 SU 1081668 A1 SU1081668 A1 SU 1081668A1 SU 823380280 A SU823380280 A SU 823380280A SU 3380280 A SU3380280 A SU 3380280A SU 1081668 A1 SU1081668 A1 SU 1081668A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
cell
capacitor
memory
Prior art date
Application number
SU823380280A
Other languages
English (en)
Inventor
Владимир Михайлович Борисов
Original Assignee
Ленинградское научно-производственное объединение "Буревестник"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское научно-производственное объединение "Буревестник" filed Critical Ленинградское научно-производственное объединение "Буревестник"
Priority to SU823380280A priority Critical patent/SU1081668A1/ru
Application granted granted Critical
Publication of SU1081668A1 publication Critical patent/SU1081668A1/ru

Links

Landscapes

  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

КОММУТИРУЮЩЕЕ УСТРОЙСТВО ПОСЛЕДОВ АТЕЛБНОГО ДЕЙСТВИЯ , кажда   чейка которого содержит элемент пам ти, вход которого соединен с входом  чейки, а один из выводов питани  через ключ управлени  соединен с общей шиной питани , конденсатор, один из выводов которого соединен с общей щиной питани , а другой - с первым выводом первого разв зывающего элемента, и второй разв зывающий элемент, отличающеес  тем, что, с целью повышени  надежности, в каждую  чейку введен разр дный ключ, который через резистор соединен с выводами конденсатора, и элемент HjE-И, инверсный вход которого подключен к выходу элемента пам ти, второму выводу первого разв зывающего элемента и пр мому входу элемента НЕ-И предыдущей  чейки, пр мой вход - к выходу элемента пам ти следующей  чейки, а выход элемента НЕ-И подключен к входу управлени  разр дного ключа, при этом точка соединени  конденсатора с первым разв зывающим элементом подключена через второй разв зывающий элемент к выходу элемента пам ти.

Description

Изобретение относитс  к автоматике и может быть использовано в качестве распределител  информации.
Известно коммутирующее устройство последовательного действи , содержащее  чейки, состо щие из элементов пам ти, конденсаторов, разв зывающих элементов и ключа управлени , включенного в общую цепь питани  и цепь разр дки конденсатора 1.
Недостатком такого коммутатора последовательного действи   вл етс  сложность схемы и зависимость структуры  чейки от выбора основного запоминающего элемента , что приводит к снижению надежности и функциональных возможностей.
Наиболее близким техническим рещением к изобретению  вл етс  коммутирующее устройство последовательного действи , кажда   чейка которого содержит элемент пам ти, вход которого соединен с входом  чейки, а один из выводов питани  через ключ управлени  соединен с общей щиной питани , конденсатор, один из выводов которого соединен с общей щиной питани , а другрй - с первым выводом первого разв зывающего элемента, и второй разв зывающий элемент.
При этом второй вывод первого разв зывающего элемента соединен с первым входом элемента ИЛИ-НЕ и точкой соединени  ключа управлени  с элементом пам ти, второй вход элемента ИЛИ-НЕ соединен с выходом согласующего элемента, выход элемента ИЛИ-НЕ соединен с входом ключа управлени , вход согласующего элемента соединен с выходом датчика тока, включенного в цепи конденсатора 2.
Недостатком известного устройства  вл етс  низка  надежность, обусловленна  возможностью по влени  ложной информации из-за неполной разр дки конденсатора через входные цепи следующей  чейки.
Цель изобретени  - повыщение надежности устройства.
Поставленна  цель достигаетс  тем, что в коммутирующее устройство последовательного действи , кажда   чейка которого содержит элемент пам ти, вход которого соединен с входом  чейки, а один из выводов питани  через ключ управлени  соединен с общей щиной питани , конденсатор, один из выводов которого соединен с общей щиной питани , а другой - с первым выводом первого разв зывающего элемента , и второй разв зывающий элемент, в состав каждой  чейки введен разр дный ключ, который через резистор соединен с выводами конденсатора, и элемент НЕ-И, инверсный вход которого подключен к выходу элемента пам ти, второму выводу первого разв зывающего элемента и пр мому входу элемента НЕ-И предыдущей  чейки , пр мой вход - к выходу элемента пам ти следующей  чейки, а выход элемента НЕ-И подключен к входу управлени  разр дного ключа, при этом точка соединени  конденсатора с первым разв зывающим элементом подключена через второй разв зывающий элемент к выходу элемента пам ти.
На чертеже представлена функциональна  схема предлагаемого устройства.
Устройство содержит ключ 1 управлени , вход которого соединен с тактовым входом- 2 устройства, и  чейки 3, кажда  из 1 оторых содержит элемент 4 пам ти, конденсатор 5, резистор 6, разр дный ключ 7, разв зывающие элементы 8 и 9 и элемент НЕ-И 10.
Выход 11 каждой -из  чеек 3 соединен с входом 12 элемента 4 пам ти следующей  чейки 3. Один из выводов 13 питани  элемента 4 пам ти соединен с щиной 14 питани , а другой вывод 15 питани  элемента 4 пам ти через ключ 1 управлени  соединен с общей щиной 16 питани  и с одним из выводов конденсатора 5, который через последовательно соединенные резистор 6 и разр дный ключ 7 соединен с другим выводом того же конденсатора 5, соединенным через разв зывающие элементы 8 и 9 с выходом 17 элемента 4 пам ти, который соединен с инверсным входом элемента НЕИ 10 предыдущей  чейки 3 и с выходом 11 своей  чейки 3, выход элемента НЕ-И 10 соединен с входом разр дного ключа 7.
Элемент 4 пам ти может быть выполнен на реле, динисторах, тиристорах, тунельных диодах и ... т.д. В качестве ключа 1 управлени  можно использовать кнтакты реле, транзистор и тиристор, в .качестве разв мывающих элементов 8 и 9 - диоды, дииисторы или их комбинации с контактами реле элемента 4 пам ти.
Выбор необходимого элемента определ етс  дополнительными требовани ми к устройству . Как отдельные элементы; так и вс  схема может иметь интегральное исполнение .
Устройство работает следующим образом.
При отсутствии записи элемент 4 пам ти  чеек 3 находитс  в невозбужденном (непровод щем) состо нии. Изменение состо ни  ключа 1 управлени  на него не вли ет .
Запись «1 в  чейки 3 пам ти производитс  при отсутствии тактовых импульсов. При отсутствии тактовых импульсов на входе 2 ключ 1 управлени  находитс  в провод щем состо нии, обеспечива  питанием элементы 4 пам ти  чеек 3 пам ти
При подаче импульсов записи на вход 12 элементов 4 пам ти они переход т в возбужденное (провод щее) состо ние и остаютс  в таком состо нии после прекращени  действи  сигнала записи.
При приходе на вход 2 очередного тактового импульса ключ 1 управлени  приходит в непровод щее состо ние, обесточива  цепь питани  элементов 4 пам ти  чеек 3 и разрывную цепь разр дов нх конденсаторов 5 через входные цепн следующих  чеек 3. В зависимости от внутренних соединений элемента 4 пам ти, определ емых дополнительными требовани ми к устройству, как и в других аналогичных устройствах, зар д конденсаторов 5 может производитьс  или одновременно с записью «1 в элемент4 пам ти, или в момент прихода тактового импульса. В последнем случае элемент 4 пам ти находитс  в возбужденном (провод щем ) состо нии до окончани  зар да конденсатора 5 через выходную цепь элемента 4 и разв зывающий элемент 8. Разр д конденсатора 5 не происходит, так как цепь его разр да разорвана ключом 1 управлени . После возвращени  ключа 1 управлени  в прежнее (провод щее) состо ние замыкаетс  цепь разр да конденсатора 5 через разв зывающий элемент 9 и входную цепь следующей  чейки 3. После перехода элемента 4 пам ти следующей  чейки 3 пам ти в возбужденное ( провод щее) состо ние измен етс  потенциал ее входа 12 и разв зывающий элемент 9 рассматриваемой  чейки 3 пам ти запираетс . Разр д конденсатора 5 прекращаетс . Записанна  информаци  сдвигаетс  на один шаг. Дальнейша  работа устройства аналогична первому такту. Включение элемента 4 пам ти вызывает по влеиие разрешающего сигнала «1 на пр мом входе элемента НЕ-И 10 преды- , дущей  чейки 3. Если ее элемент 4 пам ти находитс  в невозбужденном (непровод щем ) состо нии, то сигнал lia инверсном входе ее элемента НЕ-И 10 отсутствует, что вызывает по вление сигнала на выходе элемента НЕ-И 10 и, следовательно, включение разр дного ключа 7 и разр д .конденсатора 5 через резистор 6 и разр дный ключ 7, устран   возможность по влени  ложной информации из-за неполного разр да конденсатора 5 через вход следующей  чейПри наличии записи «1 в соседние  чейки в разр де конденсатора нет необходимости в цепь разр да не включаетс  из-за по влени  сигнала на инверсном входе элемента НЕ-И 10. Величина мощности резистора 6 определ етс  допустимой мощностью разр дного ключа 7 и может быть выбрана значительно меньще входного сопротивлени  элемента 4 пам ти, что позвол ет сократить потери времени иа разр д конденсаторов , а следовательно, повысить быстродействие устройства. Полна  согласованность работы цепей разр да конденсаторов с работой элементов пам ти позвол ет больще использовать напр жение зар женных конденсаторов , в результате чего уменьщить величину их емкости и врем  переходных процессов при зар де и разр де конденсаторов через выходные и входные цепи элементов пам ти , что повышает надежность и быстродействие предлагаемой схемы.

Claims (1)

  1. КОММУТИРУЮЩЕЕ УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ, каждая ячейка которого содержит элемент памяти, вход которого соединен с входом ячейки, а один из выводов питания через ключ управления соединен с общей шиной питания, конденсатор, один из вы- водов которого соединен с общей шиной питания, а другой — с первым выводом первого развязывающего элемента, и второй развязывающий элемент, отличающееся тем, что, с целью повышения надежности, в каждую ячейку введен разрядный ключ, который через резистор соединен с выводами конденсатора, и элемент НД-И, инверсный вход которого подключен к выходу элемента памяти, второму выводу первого развязывающего элемента и прямому входу элемента НЕ-И предыдущей ячейки, прямой вход — к выходу элемента памяти следующей ячейки, а выход элемента НЕ-И подключен к входу управления разрядного ключа, при этом точка соединения конденсатора с первым развязывающим элементом подключена через второй развязывающий элемент к выходу элемента памяти.
    SU „„1081668
SU823380280A 1982-01-07 1982-01-07 Коммутирующее устройство последовательного действи SU1081668A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823380280A SU1081668A1 (ru) 1982-01-07 1982-01-07 Коммутирующее устройство последовательного действи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823380280A SU1081668A1 (ru) 1982-01-07 1982-01-07 Коммутирующее устройство последовательного действи

Publications (1)

Publication Number Publication Date
SU1081668A1 true SU1081668A1 (ru) 1984-03-23

Family

ID=20991830

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823380280A SU1081668A1 (ru) 1982-01-07 1982-01-07 Коммутирующее устройство последовательного действи

Country Status (1)

Country Link
SU (1) SU1081668A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Ауэн А. Ф. Бесконтактные переключатели и пересчетные схемы на тиристорах, вып. 311. Л., «Энерги , 1968, с. 67,.рис. 54. 2. Авторское свидетельство СССР № 809384, кл. G 11 С 19/00, 1981 (прототип) *

Similar Documents

Publication Publication Date Title
US4959646A (en) Dynamic PLA timing circuit
US4090259A (en) Means for controlling the gate potential of MNOS transistors in a memory
SU1081668A1 (ru) Коммутирующее устройство последовательного действи
KR850003046A (ko) 다이나믹 메모리(dynamic memory)
GB1530008A (en) Memory cell
US3155959A (en) Timed output pulse providing device responsive to digital input signals
JPH08106834A (ja) スイッチ回路
SU1499521A1 (ru) Переключающее устройство
SU1725403A1 (ru) Счетчик импульсов
US3731296A (en) Transfer checking device for analog data acquisition system
SU809384A1 (ru) Ячейка пам ти дл регистраСдВигА
SU582529A1 (ru) Регистр сдвига
SU843278A1 (ru) Релейное коммутирующее устройство
SU1471283A1 (ru) Генератор импульсов
SU1307483A1 (ru) Переключающее устройство
SU1226616A1 (ru) Помехоустойчивый триггер
SU1130912A1 (ru) Многоразр дный кнопочный переключатель
SU128160A1 (ru) Лини задержки
SU429533A1 (ru) Триггер со счетным входом
SU406310A1 (ru) В п т б
SU1554135A1 (ru) Квазисенсорный переключатель
SU1541533A1 (ru) Устройство дл измерени сопротивлени изол ции электрических сетей переменного тока
SU1120487A1 (ru) Устройство подавлени дребезга
SU418899A1 (ru)
SU930623A1 (ru) Устройство дл исключени вли ни дребезга контакта