SU128160A1 - Лини задержки - Google Patents
Лини задержкиInfo
- Publication number
- SU128160A1 SU128160A1 SU635971A SU635971A SU128160A1 SU 128160 A1 SU128160 A1 SU 128160A1 SU 635971 A SU635971 A SU 635971A SU 635971 A SU635971 A SU 635971A SU 128160 A1 SU128160 A1 SU 128160A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- delay line
- storage
- contact
- accuracy
- cell
- Prior art date
Links
Landscapes
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Description
Известные схемы линий задержки, выполненные на конденсаторах, попеременно подключаемых к предыдущему и последующему каскадам с помощью Контакта и вакуумного прибора, чрезмерно сложны и не обеспечивают достаточной точности воспроизведени функции на выходе линии задержки.
Предлагаема схема отличаетс от известных тем, что за каждый такт работы в каждом каскаде линии задержки происходит считывание информации с одного «онденсатора и запись информации с предыдущего каскада на другой конденсатор. Эта особенность схемы позвол ет получить ту же точность воспроизведени функции, что и в известных схемах при вдвое меньшем числе триодов, и.л,и при том же числе триодов и той же скорости коммутации контактов получить большую точность воспроизведени функции на выходе линии задержки.
Схема предлагаемой линии задержки дана на чертеже.
Лини представл ет собой- цепочку последовательно соединенных запоминающих чеек, отделенных друг от друга контактами, один из которых (контакт 1) служит дл записи напр жени входного сигнала, другой (контакт 2)-дл считывани этого напр жени с запоминающих емкостей. Кажда чейка имеет две запоминающие емкости 3, причем все чейки однотипны. Сопротивление 4 и емкость 5 необходимы дл улучшени работы схемы в моменты коммутации ее контактов и выполн ют вспомогательные функции.
При работе блока контакты 7 и 2 каждой запоминающей чейки переключаютс из одного положени в другое, причем в момент, когда через контакт 1 зар жаетс одна запоминающа емкость чейки, через контакт 2 прОисХОдит считывание напр жени . Така кОМмутаци контактов приводит к принудительному распространению напр жени входного сигнала -вдоль цепочки запоминающих чеек :и за каждый таКт работы устройства управлени происходит зар д и считывание двух запоминающих емкостей.
Схема обеспечивает повышение точности воспроизведени входного сигнала и позвол ет упростить устройство в целом.
Предмет изобретени
Лини задержки, состо ща из запоминающих конденсаторов, коммутируемых с помощью контактов реле и катодных повторителей, отличающа с тем, что, с целью упрощени устройства и повыщени точности воспроизведени функции на выходе линии задержки, кажда чейка состоит из двух конденсаторов, один из которых подключен к предыдущей чейке, а другой - к последующей.
Выход
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU635971A SU128160A1 (ru) | 1959-08-06 | 1959-08-06 | Лини задержки |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU635971A SU128160A1 (ru) | 1959-08-06 | 1959-08-06 | Лини задержки |
Publications (1)
Publication Number | Publication Date |
---|---|
SU128160A1 true SU128160A1 (ru) | 1959-11-30 |
Family
ID=48399385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU635971A SU128160A1 (ru) | 1959-08-06 | 1959-08-06 | Лини задержки |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU128160A1 (ru) |
-
1959
- 1959-08-06 SU SU635971A patent/SU128160A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3774176A (en) | Semiconductor memory having single transistor storage elements and a flip-flop circuit for the evaluation and regeneration of information | |
GB1313718A (en) | Binary memory cell | |
ES374016A1 (es) | Una disposicion de circuito de almacenamiento. | |
US3614749A (en) | Information storage device | |
GB1370870A (en) | Data storage device | |
SU128160A1 (ru) | Лини задержки | |
GB1463621A (en) | Transistor storage systems | |
ATE67892T1 (de) | Integrierter halbleiterspeicher. | |
JPS5613584A (en) | Setting circuit for data line potential | |
GB1244683A (en) | Data storage apparatus | |
GB873897A (en) | Data storage matrix | |
US3134963A (en) | Esaki diode memory | |
KR860002099A (ko) | 기억 장치 | |
US3155959A (en) | Timed output pulse providing device responsive to digital input signals | |
US5305255A (en) | Non-destructive readout ferroelectric memory cell | |
SU395900A1 (ru) | Динамическая ячейка памяти на мдп-транзисторах | |
SU444240A1 (ru) | Буферное запоминающее устройство | |
SU842957A1 (ru) | Запоминающее устройство | |
SU135466A1 (ru) | Устройство дл проверки правильности комплектовки тетрадей в книжном блоке | |
SU1081668A1 (ru) | Коммутирующее устройство последовательного действи | |
SU684613A1 (ru) | Запоминающее устройство | |
SU390526A1 (ru) | В П Т Б ФОНД v3^!>&PT(ia I | |
US2975365A (en) | Shift register | |
SU1057990A1 (ru) | Запоминающее устройство | |
SU147025A1 (ru) | Запоминающее устройство на сегнетоэлектрических матрицах |