SU1078365A2 - Logic unit checking device - Google Patents
Logic unit checking device Download PDFInfo
- Publication number
- SU1078365A2 SU1078365A2 SU823526214A SU3526214A SU1078365A2 SU 1078365 A2 SU1078365 A2 SU 1078365A2 SU 823526214 A SU823526214 A SU 823526214A SU 3526214 A SU3526214 A SU 3526214A SU 1078365 A2 SU1078365 A2 SU 1078365A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- input
- output
- unit
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ по авт.св. 868763, отличающеес тем, что, с целью расширени функциональных возможностей, в него введены блок хранени контрольных кодов, регистр контрольного кода, блок свертки, блок анализа, первый и второй программируемые источники тока, причем первые входы первого программируемого источника тока соединены с щторой группой выходов регистра теста, второй вход - с первым входом второго программируемого источника тока и вторым выходом счетчика, выходы с зажимами дл подключени выходов контролируемого логического блока, третий вход - с вторым входом второго программируемого источника тока и с выходом блока анализа, первые входы которого соединены с. выходами регистра контрольного кода, вторые входы - с выходами блока свертки, перва и втора группы входов Kotoрого соединены с первой и второй группами выходов регистра теста со-, ответственно, первый вход регистра контрольного кода соединен с вторьт выходс 4 блока управлени , вторые входы - с выходами блока хранени контрольных кодов, вход которого соединен с первым выходом блока уп равлени ,выход второго программируемого источника тока соединен с зажимом дл подключени вывода Питание контролируемого логического блока. О ч X) :о 9 :лDEVICE FOR THE CONTROL OF LOGICAL BLOCKS on auth.St. 868763, characterized in that, in order to expand its functionality, a control code storage unit, a control code register, a convolution unit, an analysis unit, the first and second programmable current sources are entered, the first inputs of the first programmable current source are connected to the output group test register, the second input - with the first input of the second programmable current source and the second output of the counter, outputs with clips for connecting the outputs of the controlled logic unit, the third input - with the second move a second programmable current source and a yield analysis unit, first inputs of which are connected with. the control register register outputs, the second inputs — with the outputs of the convolution unit; the first and second groups of inputs are connected to the first and second groups of the test register outputs respectively; the first input of the control code register is connected to the second output 4 of the control unit, the second inputs are from the outputs of the control code storage unit, the input of which is connected to the first output of the control unit, the output of the second programmable current source is connected to a terminal for connecting the Power output of the monitored logic unit. About h X): about 9: l
Description
Изобретение относитс к контрольно-измерительной технике и может быть использовано дл программировани и контрол логических блоков, средств цифровой и вычислительной техники.The invention relates to instrumentation technology and can be used to program and control logic blocks, digital and computer facilities.
По основному авт.св. 868763 из вестно устройство дл контрол логи ческих блоков, содержащее блок управлени , блок пам ти, соединенный входом с первым выходом блока управлени , а выходами - с первыми ва{одами блока записи, второй вход которого соединен с вторым выходом блока управлени , регистр теста, выходы которого соединены соответственно с первыми входами элементов сравнени и первьв и входами элементов коммутации, вторые входы которых соединены с третьими выходами блока управлени , третьи - с зажимами дл подключени с выводов контролируемого логического блока и с вторыми входами соответствующих элементов сравнени , выходы которых соединены с входами блока управлени , генератор импульсов, триггер, счетчик, дешифратор, первый элемент И и по числу входов регистра теста - вторые элементы И, первые входы которых соединены с соответствующими выходами .блока записи, вторые вхот ды - с соответствующими выходами ешифратора, выходы - с входами регистра теста, первые входы дешифратора подключены к первым выходам счетчика, второй выход которого соединен с третьими входами элементов сравнени и первым входом триггера, второй вход которого соединен с первым выходом блока управлени , третий вход - с четвертым выходом блока управлени , а выход с первым входом первого элемента И, второй вход которого подключен к выходу генератора импульсов, а выход - к входу счетчика и второму входу дешифратора l ,According to the main auth. 868763, a device for control units is known that contains a control unit, a memory unit connected by an input to a first output of a control unit, and outputs to a first {block of a recording unit whose second input is connected to a second output of a control unit, a test register, the outputs of which are connected respectively to the first inputs of the comparison elements and the first and the inputs of the switching elements, the second inputs of which are connected to the third outputs of the control unit, the third to the terminals for connection to the outputs of the controlled logic unit and with the second inputs of the corresponding elements of the comparison, the outputs of which are connected to the inputs of the control unit, pulse generator, trigger, counter, decoder, the first element And the number of inputs of the test register - the second elements And, the first inputs of which are connected to the corresponding outputs of the recording unit , the second inputs are with the corresponding outputs of the encoder, the outputs are with the inputs of the test register, the first inputs of the decoder are connected to the first outputs of the counter, the second output of which is connected to the third inputs of the comparison and The first trigger input, the second input of which is connected to the first output of the control unit, the third input - to the fourth output of the control unit, and the output to the first input of the first element And, the second input of which is connected to the output of the pulse generator, and the output to the counter input and the second input decoder l,
Недостатком известного устройства вл етс невозможность программировани и контрол на одной аппаратуре блоков, построенных на микросхемах полупроводниковых запоминающих устройств с однократным электрическим программированием.A disadvantage of the known device is the impossibility of programming and control on one hardware of the blocks built on chips of semiconductor memory devices with a single electrical programming.
Цель изобретени - расширение функциональных возможностей устройства .The purpose of the invention is to expand the functionality of the device.
Поставленна цель достигаетс тем, что в устройство дл контрол логических блоков введены блок хранени контрольных кодов, регистр контрольного кода, блок свертки, блок ансшиза, первый и второй програлвлируемые источники тока, причем первые входы первого программируемо го ирточника Тока Соединены с второй группой выходов регистра теста, второй вход - с. входом второго программируемого источника тока и вторым входом счетчика, выходы - с зажимами дл подключени выходов контролируемого логического блока, третий вход - с вторым входом второго программируемого источника тока и с выходом блока анализа , первые входы которого соединены с выходами регистра контрольного кода, вторые входы - с выходами блока свертки, перва и втора группы входов которого соединены с первой и второй группами выходов регистра теста соответственно, первый вход регистра контрольного кода соединен с вторым выходом блока управлени , вторые входы - с выходами блока хранени контрольных кодов, вход которого соединен с первым выходом блока управлени , выход второго программируемого источника тока соединен с зажимом дл подключени вывода Питание, контролируемого логического блока. На чертеже приведена блок-схема предлагаемого устройства.The goal is achieved by introducing a control code storage unit, a control code register, a convolution block, an enshiz block, the first and second programmable current sources, and the first inputs of the first programmable current meter to the device for controlling logical blocks. second entrance - with. the input of the second programmable current source and the second counter input, the outputs with terminals for connecting the outputs of the controlled logic unit, the third input with the second input of the second programmable current source and the output of the analysis unit, the first inputs of which are connected to the outputs of the control code register, the second inputs with the outputs of the convolution unit, the first and second groups of inputs of which are connected to the first and second groups of outputs of the test register, respectively, the first input of the control code register is connected to the second output home control unit, the second input - to the outputs of the storage control codes, whose input is connected to the first output of the control unit, the second programmable current source connected to the output terminal for coupling the output Power controlled logic block. The drawing shows a block diagram of the proposed device.
Устройство дл контрол логических блоков содержит логический блок 1, блок2 управлени , блок 3 пам ти , блок 4 записи, регистр 5 теста, элементы 6 сравнени , элементы 7 коммутации, генератор 8 импульсов, триггер 9, первый элемент И 10, счетчик 11, дешифратор 12, вторые элементы И 13, блок 14 хранени контрольных кодов, -регистр 15 контрольного кода, блок 16 свертки, блок 17 анализа, первый 18 и второй 19 программируемые источники тока.The device for controlling logical blocks contains logic block 1, control block 2, memory block 3, record block 4, test register 5, comparison elements 6, switching elements 7, pulse generator 8, trigger 9, first AND 10 element, counter 11, decoder 12, second elements AND 13, control code storage unit 14, control register register 15, convolution unit 16, analysis unit 17, first 18 and second 19 programmable current sources.
При этом вход блока 3 пам ти соединен с первым выходом блока 2 управлени , а выходы - с первыми входами блока 4 записи, второй цход которого соединен с вторым входом блока 2 управлени , перва и втора группы выходов регистра 5 теста соединены соответственно с первыми входами элементов 6 сравнени и первыми входами элементов 7 коммутации , вторые входы которых соединены с третьими выходами блока 2 управлени , третьи - с выводами логического блока 1 и с вторыми входами соответствующих элементов сравнени , выходы которых соединены с входами блока 2 управлени , первые входы вторых элементов И 13 соединены с соответствующими выходами блока 4 записи информации, вторые входы - с соответствующими выходами дешифратора 12, выходы - с входс1ми регистра теста 5, первые входы дешифратора 12 подключены к первым входам счетчика 11, второй выход которого соединен с третьими входами элементов 6 сравнени и первым входам тр гера 9, второй вход которого соеди нен с первым выходом блока 2 управ лени , третий вход - с четвертым выходом блока 2 управлени , а выхо с первым входом первого элемента И 10, второй вход которого подключен к выкоду генератора 8 импульсов , а выход - к входу счетчика 11 и второму входу дешифратора, первые входы первого программируемого источника 18 тока соединены с второй группой выходов регистра теста 5, имитирующих выходную информацию контролируемого блока 1, второй .вход - с первым входом второго про граммируемого источника 19 тока и вторым выходом счетчика 11, выхо ды - с выходами контролируемого блока 1, третий вход - свторым вхо дом второго программируемого источ ника 19 тока и выходом блока 17 анализа, первые входы которого сое динены с выходами регистра 15 конт рольного кода, вторые входы - с вы ходами блока 16 свертки, перва и втора группы входов которого соединены с первой и второй группы вы ходов регистра теста 5 соответственно , первый вход регистра 15 контрольного кода подключен к второму выходу блока 2 управлени , вто рые входы - к выходам блока 14 хранени контрольных кодов, вход которого соединен с первым выходом блока 2 управлени , выход в- -орого программируемого источника 19 тока соединен с выводом Питание контролируемого логического блока. Устройство работает следующим образом. Контролируемый логический блок 1 имеет и выводов дл подключени , Iкаждый из которых может быть входом или выходом. Разделение выводов на входы и выходы осуществл ют элементы 7, соедин выходы регистра 5 с входами блqкa 1 или отключа выходы регистра 5 от выходов блока 1 по сигналам блока 2 управлени . Блок 3 пам ти содержит слова представл ющие собой совокупность 1 и О, соответствующие при программировании требуемым входным наборам, а при контроле - входным наборам и эталонным выходным реакци м блока 1. Программирование блоков на БИС ППЗУ осуществл етс подачей адреса с регистра 5 через замкнутые элемен ты 7 коммутации на входы .блока 1 и информации о программе с регистра 5 через первый программируемый источник 18 тока на выводы блока 1, вл ющиес его выходами. Одновремен но на выход Питание блока 1 подаетс сигнал с второго программируемого источника 19 тока. Сигналы в первом 18 и втором 19 программируемых источниках тока формируютс по требуемой длительности, форме и амплитуде. Контроль правильности запрограммированной информации осуществл етс путем сравнени на элементах б выходной реакции эталонного блока, записанной в блоке 3 пам ти, с реакцией на выходах блока 1, при этом элементы 7 коммутации .этих каналов отключают выходы регистра 5 от выходов блока 1. Перед началом программировани блок 2 выдает команду, по которой устанавливает триггер 9 в нулевое срсто ние, и этим запрещает прохождение импульсов с генератора 8 через элемент И 10 на счетчик 11. Эта же команда выбирает в блоке 3 первый адрес и соответствующую ему информацию программируемого слова, а в блоке 14 хранени контрольных кодов - соответствующий первому слову контрольный код. одновременно с этим блок 2 переводит элементы 7 в положени , соответствующие входам или выходам блока 1. По сигналу Запись блок 2 выводит первое слово из блока 3 пам ти в блок 4 и из блока 14 - контрольный код в регистр .15 контрольного кода. Информаци первого слова с выхода блока 4 поступает на первые входы элементов И 13, которые закрыты по вторым входам сигналами с дешифратора 12. Затем по сигналу Ввод блок 2 устанавливает триггер 9 в единичное состо ние, открыва элемент И 10 дл прохождени пачки импульсов с генератора 8 на счетный вход счетчика 11 и стробирующий вход дешифратора 12. в результате дешифратор 12 на своих выходах поочередно один за другим выдает импульсные сигналы, которые стробируют элементы И 13, и последовательно разр д за разр дом вводит информацию первого слова из блока 4 через элементы И 13 в регистр 5 теста, с выходов которого информаци поступает на выводы программируемого блока 1 и элементов 6 сравнени .. . Передний фронт импульса переполнени счетчика 11 устанавливает триггер 9 в нулевое положение, прекраща прохождение импульсов через элемент И 10, и производит запуск формирователей сигналов программировани в первом 18 и втором 19 программируемых источниках тока в том случае , если с блока 17 анализа на блоки 18 и 19 п Ьиходит сигнал разрешени , который вл етс результатом равенства контрольного кода с регистра 15 и информации с выходовThe input of the memory block 3 is connected to the first output of the control unit 2, and the outputs to the first inputs of the recording unit 4, the second flow of which is connected to the second input of the control unit 2, the first and second groups of outputs of the test register 5 are connected respectively to the first inputs of the elements 6 comparisons with the first inputs of the switching elements 7, the second inputs of which are connected to the third outputs of the control unit 2, the third with the outputs of the logic unit 1 and the second inputs of the corresponding comparison elements whose outputs are connected to the inputs of the unit 2 controls, the first inputs of the second elements And 13 are connected to the corresponding outputs of the information recording block 4, the second inputs to the corresponding outputs of the decoder 12, the outputs to the inputs of the test register 5, the first inputs of the decoder 12 are connected to the first inputs of the counter 11, the second output of which is connected with the third inputs of the comparison elements 6 and the first inputs of the transducer 9, the second input of which is connected to the first output of the control unit 2, the third input to the fourth output of the control unit 2, and the output to the first input of the first element I 10, the second input Which is connected to the generator of the pulse generator 8, and the output to the input of the counter 11 and the second input of the decoder, the first inputs of the first programmable current source 18 are connected to the second group of test register 5 outputs simulating the output information of the monitored unit 1, the second input to the first the input of the second programmable current source 19 and the second output of the counter 11, the output with the outputs of the monitored unit 1, the third input with the second input of the second programmable current source 19 and the output of the analysis unit 17, the first inputs of which connected to the outputs of the register 15 of the control code, the second inputs - with the outputs of the convolution unit 16, the first and second groups of inputs of which are connected to the first and second group of outputs of the register of test 5, respectively, the first input of the control code register 15 is connected to the second output of the unit 2 controls, second inputs to the outputs of the control code storage unit 14, the input of which is connected to the first output of the control unit 2, the output of the programmable current source 19 is connected to the Power supply of the controlled logic unit. The device works as follows. The monitored logic block 1 also has connection pins, each of which can be an input or an output. The separation of the outputs to the inputs and outputs is carried out by elements 7, connecting the outputs of the register 5 with the inputs of block 1 or disconnecting the outputs of the register 5 from the outputs of block 1 according to the signals of the control block 2. Memory block 3 contains words representing a set of 1 and 0 that correspond to the required input sets when programming, and the control sets contain input sets and reference output reactions of block 1. The blocks are programmed on the BIS EPROM by supplying the address from the register 5 through closed elements You are switching 7 to the inputs of block 1 and program information from register 5 through the first programmable current source 18 to the outputs of block 1, which are its outputs. Simultaneously, the output of the power of unit 1 is supplied from the second programmable current source 19. The signals in the first 18 and second 19 programmable current sources are generated according to the required duration, shape and amplitude. The correctness of the programmed information is monitored by comparing the output response of the reference block recorded in memory block 3 with the response at the outputs of block 1, while the switching elements 7 of these channels disconnect the outputs of register 5 from the outputs of block 1. Before programming block 2 issues a command by which sets trigger 9 to zero, and this prohibits the passage of pulses from generator 8 through AND 10 to counter 11. This same command selects in block 3 the first address and the corresponding th information programmable word to him, and in block 14 storing the control code - corresponding to the first word of the control code. at the same time, block 2 translates elements 7 into positions corresponding to the inputs or outputs of block 1. By the Record signal, block 2 outputs the first word from memory block 3 to block 4 and from block 14, the control code to register .15 of the control code. The information of the first word from the output of block 4 goes to the first inputs of the AND elements 13, which are closed by the signals from the decoder 12 by the second inputs. Then the block 2 sets the trigger 9 to the single state by the input signal, opening the AND element 10 to pass the pulse packet from the generator 8 to the counting input of the counter 11 and the gate input of the decoder 12. as a result, the decoder 12 at its outputs alternately, one after the other, outputs pulse signals that gate the elements of And 13, and sequentially of unit 4 through the AND gates 13 in the test register 5, from which output information is supplied to the terminals of the programmable unit 1 and the elements 6 .. comparison. The leading edge of the overflow pulse of the counter 11 sets the trigger 9 to the zero position, stopping the passage of pulses through the element 10 and triggers the programming signal formers in the first 18 and second 19 programmable current sources, if from the analysis block 17 to blocks 18 and 19 The resolution signal, which is the result of the equality of the control code from register 15 and information from the outputs, is entered.
блока 16, осуцествл юавго свертку инфо1 ации регистра 5.Block 16, it is useful that the convolution of information of the register 5 is completed.
В случае отсутстви сигнала paз, решени с блока 17 анализа блоки 18 и 19 блокируютс и прогргшмировани данного слова не происходит.If there is no signal once, the decision from the analysis block 17 blocks 18 and 19 are blocked and the word is not programmed.
По окончании импульса переполнени , (по его заднему фронту),, когда программирование слова завершилось, .осуществл етс анализ результата программировани путем сравнени на Э41ементах 6 с эталонной информацией. В случае, если выходна эталонна информаци регистра 5 совпадает с реакцией блока 1 во всех разр дах, элементы 6 через блок 2 управлени вывод т из блоков 3 и 14 следующие слова и т.д., пока блок 1 не будет запрограммирован и проверен полностью . При несравненйи хот бы на одном из элементов 6 блок 2 не выдает на блоки 3 и 14 сигнала, предназначенного дл вывода очередного слова, останавлива этим проверку. Останов может быть св зан либо с неисправностью блока 1 неправиль но запрогрсммирована информаци , либо с ошибками вывода программы из блоков. 3 - 5. Блоки 14 - 17 защищают блок 1 от ложного программирова . ни в случае ошибок второго типа. Таким образом, введение блоков 0 14 - 19 позвол ет расширить функционашьные возможности устройства в части использовани его дл nporpeiMмировани блоков;, построенных на БИС ППЗУ с однократным электричес5 КИМ программированием, и их контрол .At the end of the overflow pulse, (at its trailing edge), when the programming of the word has been completed, the result of the programming is analyzed by comparing with Item 6 with the reference information. In case the output reference information of register 5 coincides with the response of block 1 in all bits, elements 6 through block 2 of control are derived from blocks 3 and 14 of the following words, etc., until block 1 is programmed and tested completely. If at least one of the elements 6 is incomparable, block 2 does not give a signal to blocks 3 and 14 for outputting the next word, thus stopping the test. A shutdown may be due either to a malfunction of block 1, the information is incorrectly programmed, or to errors in outputting the program from the blocks. 3 - 5. Blocks 14 - 17 protect block 1 from false programming. nor in the case of errors of the second type. Thus, the introduction of blocks 0 14 - 19 allows you to expand the functionality of the device in terms of using it for nporpeiMirovany blocks; built on the BIS EPROM with a single electrical 5 KIM programming, and their control.
Экономи достигаетс за счет повьшени производительности при программировании путем использовани 0 автоматизированной аппаратуры и совмещени задач прогргммировани и контрол на единой аппаратуре.Saving is achieved by increasing productivity in programming by using automated hardware and combining the tasks of programming and controlling on a single hardware.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823526214A SU1078365A2 (en) | 1982-12-20 | 1982-12-20 | Logic unit checking device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823526214A SU1078365A2 (en) | 1982-12-20 | 1982-12-20 | Logic unit checking device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU868763 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1078365A2 true SU1078365A2 (en) | 1984-03-07 |
Family
ID=21040621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823526214A SU1078365A2 (en) | 1982-12-20 | 1982-12-20 | Logic unit checking device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1078365A2 (en) |
-
1982
- 1982-12-20 SU SU823526214A patent/SU1078365A2/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 868763, кл. G 06 F 11/22, 1981. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4441074A (en) | Apparatus for signature and/or direct analysis of digital signals used in testing digital electronic circuits | |
| SU1078365A2 (en) | Logic unit checking device | |
| SU1242918A1 (en) | Device for diagnostic checking of control systems | |
| SU1381429A1 (en) | Multichannel device for programmed control | |
| SU1661768A1 (en) | Digital unit testing device | |
| SU1742790A1 (en) | Device for checking parameters | |
| SU868763A1 (en) | Logic unit testing device | |
| SU746553A1 (en) | Digital unit testing device | |
| SU1244677A1 (en) | Device for monitoring parameters | |
| SU942025A1 (en) | Device for discrete object checking and diagnostics | |
| SU458814A1 (en) | Centralized program management system | |
| SU1179343A1 (en) | Device for checking decoder | |
| SU830305A1 (en) | Device for programme-control of object | |
| SU1236474A2 (en) | Control device | |
| SU1071978A1 (en) | Device for logic unit diagnostics | |
| SU940163A1 (en) | Logic unit testing device | |
| SU1691842A1 (en) | Tester | |
| SU1167585A1 (en) | Programmed control device | |
| SU1432528A2 (en) | Apparatus for monitoring the functioning of logical modules | |
| SU754365A1 (en) | Device for monitoring discrete objects | |
| SU920729A1 (en) | Device for shaping input signals in programme-control system | |
| SU1084804A2 (en) | Device for debugging tests | |
| SU1218386A1 (en) | Device for checking comparison circuits | |
| SU1397860A1 (en) | Device for checking multichannel digital apparatus | |
| SU1043572A1 (en) | Wiring checking device |