SU1075276A1 - Linear interpolator - Google Patents
Linear interpolator Download PDFInfo
- Publication number
- SU1075276A1 SU1075276A1 SU823526024A SU3526024A SU1075276A1 SU 1075276 A1 SU1075276 A1 SU 1075276A1 SU 823526024 A SU823526024 A SU 823526024A SU 3526024 A SU3526024 A SU 3526024A SU 1075276 A1 SU1075276 A1 SU 1075276A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- inputs
- interpolator
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР, содержащий цифроаналоговый преобразователь , вход которого вл етс входом интерпол тора, а выход соединен с первым входом сумматора, выход которого соответственно через первый и второй ключи соединен с входами первого и второго запоминающих элементов , выходы которых соответственно через третий и четвертый ключи соединены с информационным входом интегратора , выход которого, вл ющийс выходом интерпол тора, соединен с вторым входом сумматора, и счетный триггер , первый выход которого соединен с управл ющими входами первого и четвертого ключей, а второй выход - с управл ющими входами второго и третьего ключей, отличающийс тем, что, с целью обеспечени заданной точности путем адаптации интерпол тора к измен ющимс характеристикам входного сигнала, интерпол тор содержит генератор тактовых импульсов , четыре счетчика, регистр времени наблюдени , регистр времени интерпол ции , буферный регистр, регистр заданной погрешности, два компаратора , центрирующий блок, дифференциатор , арифметический блок и блок умножени , при этом выход генератора тактовых импульсов соединен со счетными входами первого и.второго счетчиков , выходы которых соединены с первыми входами соответственно первого и второго компараторов, второй вход первого компаратора соединен с выходом регистра времени наблюдени и с первым входом блока умножени , второй вход второго компаратора соединен с выходом регистра времени интерпол ции и с входом регулировани коэффициента передачи интегратора , выход первого компаратора (Л соединен с входами обнулени первого третьего и четвертого счетчиков и с входом записи буферного регистра, выход цифроаналогового преобразовател через центрирующий блок соеди- 5 нен со счетным входом третьего счетчика и через дифференциатор - со счетным входом четвертого счетчика, выходы третьего и четвертого, счетчиков и регистра заданной погрешности соединены с соответствующими входам арифметического блока, выход которого соединен с вторыг входом блока умножени , выход которого соединен с информационным входом буферного регистра, выход которого соединен с информационным входом регистра времени интерпол дии, выход второго компаратора соединен с входом счетного триггера, с входом обнулени второго счетчика и с входом записи регистра времени интерпол ции.A LINEAR INTERPOLATOR contains a digital-to-analog converter whose input is an interpolator input and the output is connected to the first input of the adder, the output of which is respectively connected through the first and second keys to the inputs of the first and second storage elements, the outputs of which are connected to the third and fourth keys respectively the information input of the integrator, the output of which, being the output of the interpolator, is connected to the second input of the adder, and the counting trigger, the first output of which is connected to the control The first and fourth switches and the second output with control inputs of the second and third keys, characterized in that, in order to ensure a given accuracy by adapting the interpolator to the changing characteristics of the input signal, the interpolator contains a clock pulse generator, four counters , the register of the time of observation, the register of the time of interpolation, the buffer register, the register of the given error, two comparators, the centering block, the differentiator, the arithmetic block and the multiplication block, with the output of the gene The clock pulse ramp is connected to the counting inputs of the first and second counters, the outputs of which are connected to the first inputs of the first and second comparators respectively, the second input of the first comparator is connected to the output of the observation time register and the first input of the multiplication unit, the second input of the second comparator is connected to the register output interpolation time and with the integrator gain control input, the output of the first comparator (L is connected to the zeroing inputs of the first third and fourth counters and the input of the record of the buffer register, the output of the digital-to-analog converter through the centering block is connected to the counting input of the third counter and through the differentiator to the counting input of the fourth counter, the outputs of the third and fourth, counters and a register of a given error are connected to the corresponding inputs of the arithmetic unit whose output is connected with the input of the multiplication unit, the output of which is connected to the information input of the buffer register, the output of which is connected to the information input of the time register di- interpolation, the output of the second comparator is connected to an input of counting trigger, with the reset input of the second counter and the time register write input interpolation.
Description
Изобретение относитс к вычислительной технике и может быть прш енено -в области автоматизированных систем управлени технологическими процессами и информационно-измерительных Систем. Известен линейный интерпол тор, использующий отрицательную обратную св зь дл компенсации на каждом шаге ошибок интегрировани , накопленных на предьщущем шаге, и содержшци последовательно соединенные цифроан логовый гфеобразователь, сумматор, ключ, аналоговое запоминакадее устро ство, блок умножени с подключенными к его управл ющим входам блоком задани и интегратором, выход котор го подключен к другому входу суммат ра 1 . Недостатком этого интерпол тора вл етс низка точность воспроизве дени функции внутри интервала интерпол ции , св занна с тем, что процесс запоминани приращени функции в аналоговом запоминающем устройстве происходит одновременно с процессом интегрировани этого пр ращени интегратором. Наиболее близким техническим решением к изобретению вл етс линей ный интерпол тор, в котором разделе ны процессы запоминани приращени функции в аналогс вом запоминающем устройстве с процедурой его интегри ровани . Интерпол тор состоит из входного цифроаналогового преобразо вател , интегратора, двух запбминаю щих элементов, каждый из которых через ключи соединен с выходом сумматора и с входом интегратора, и бл ка задани интервалов, выходы которого соединены с входами ключей C2J Однако в устройстве неизвестна точность интерпол ции при произволь ном входном сигнале. Целью изобретени вл етс обеспечение заданной точности путем ада тации интерпол тора к измен ющимс характеристикам входного сигнала. Цель достигаетс тем, что линейный интерпол тор, содержащий цифроаналоговый преобразователь, вход которого вл етс входом интерпол тора , а выход соединен с первым вхо дом сумматора, выход которого соответственно через первый и второй ключи соединен с входами первого и второго запоминающих элементов, выходы которых соответственно через третий и четвертый ключи соединены с Информационным входом интегратора выход которого, вл ющийс выходом интерпол тора, соединен с вторым входом сумматора, и счетный триггер , первый выход которого соединен с управл ющими входами первого и четвертого ключей, а второй выход - с управл ющими входами второго и третьего ключей, содержит генератор тактовых импульсов, четыре счетчика, регистр времени наблюдени , регистр времени интерпол ции, буферный регистр, регистр заданной погрешности , два компаратора, центрирующий блок, дифференциатор, арифметический блок и блок умножени , при этом выход генератора тактовых импульсов соединен со счетными входами первого и второго счетчиков, выходы которых соединены с первыми входами соответственно первого и второго компараторов , второй вход .первого компаратора соединен с выходом регистра времени наблюдени и с первым входом блока умножени , второй вход второго компаратора соединен с выходом регистра времени интерпол ции и с входом регулировани коэффициента передачи интегратора, выход первого компаратора соединен с входами Обнулен и первого, третьего и четвертого счетчиков и с входом записи буферного регистра, выход цифроаналогового преобразовател через центриругаций блок соединен со счетным входом третьего счетчика и через дифференциатор - со счетнЕлм входом четвертого счетчика, выходы третьего и четвертого счетчиков и регистра заданной погрешности соединены с соответствующими входами арифметического блока, выход которого соединен с вторым входом блока умножени , выход которого соединен с информационным входом буферного регистра, выход которого соединен с информационным входом регистра времени интерпол ции , выход второго компаратора соединен с входом счетного триггера, с входом обнулени второго счетчика и с входом записи регистра времени интерпол ции . Схема линейного интерпол тора представлена на чертеже. Он содержит цифроаналоговый преобразователь 1, сумматор 2, ключи 3-6, запоминакщие элементы 7 и 8, интегратор 9, регистр 10 времени интерпол ции , компаратор 11, счетный триггер 12, счетчик 13, генератор 14 тактовых импульсов, регистр 15 времени наблюдени , счетчик 16, компаратор 17, буферный регистр 18, регистр 19 заданной погрешности, центрирующий блок 20, дифференциатор 21, счетчики 22 и 23, арифметрический блок 24, блок 25 умножени . Позицией 26 обозначен вход устройства, 27-29 - установочные входы регистров. Интерпол тор работает следующим образом. . По заданной среднеквадратической погрешности, занесенной и регистр 19, по найденным характеристикам сигнала (число нулей интерполируемой функции и ее производной) через врем наблюдени Тц рассчитьшаетс врем интерпол ции Т, которое заноситс в регистр 10..The invention relates to computing and can be done in the field of automated process control systems and information-measuring systems. A linear interpolator is known that uses negative feedback to compensate for the integration errors accumulated at the previous step at each step, and contains serially connected digital-to-analog field generator, adder, key, analogue memory device, multiplication unit with blocks connected to its control inputs. task and integrator, the output of which is connected to another input of the totalizer 1. The disadvantage of this interpolator is the low reproduction accuracy of the function within the interpolation interval, due to the fact that the process of storing the function increment in the analog storage device occurs simultaneously with the process of integrating this control by the integrator. The closest technical solution to the invention is a linear interpolator, in which the processes of storing the function increment in an analogous storage device with a procedure for its integration are separated. The interpolator consists of an input digital-to-analog converter, an integrator, two transmitting elements, each of which is connected via keys to the output of the adder and to the integrator's input, and the interval setting block, whose outputs are connected to the inputs of the C2J keys. However, the device does not know the interpolation accuracy with arbitrary input signal. The aim of the invention is to provide a predetermined accuracy by adapting an interpolator to varying characteristics of the input signal. The goal is achieved by the fact that a linear interpolator containing a digital-analog converter, whose input is an interpolator input, and an output connected to the first input of an adder, the output of which is connected via the first and second keys to the inputs of the first and second storage elements, respectively. through the third and fourth keys are connected to the Information input of the integrator whose output, which is the output of the interpolator, is connected to the second input of the adder, and the counting trigger, the first output of which connected to the control inputs of the first and fourth keys, and the second output to the control inputs of the second and third keys, contains a clock pulse generator, four counters, an observation time register, an interpolation time register, a buffer register, a predetermined error register, two comparators, centering unit, differentiator, arithmetic unit and multiplication unit, while the output of the clock generator is connected to the counting inputs of the first and second counters, the outputs of which are connected to the first inputs of the corresponding In the first and second comparators, the second input of the first comparator is connected to the output of the observation time register and the first input of the multiplier unit, the second input of the second comparator is connected to the output of the interpolation time register and to the integrator gain control input, the output of the first comparator is connected to the inputs. and the first, third and fourth counters and with the input of the buffer register, the output of the digital-to-analog converter through the centering unit is connected to the counting input of the third account through the differentiator - with the counting input of the fourth counter, the outputs of the third and fourth counters and the specified error register are connected to the corresponding inputs of the arithmetic unit, the output of which is connected to the second input of the multiplication unit, the output of which is connected to the information input of the buffer register, the output of which is connected to the information input the input of the interpolation time register; the output of the second comparator is connected to the input of the counting trigger, to the zeroing input of the second counter, and to the register entry input in Yemeni interpolation. The linear interpolator circuit is shown in the drawing. It contains a digital-to-analog converter 1, adder 2, keys 3-6, memory elements 7 and 8, integrator 9, interpolation time register 10, comparator 11, counting trigger 12, counter 13, clock generator 14, observation time register 15, counter 16, comparator 17, buffer register 18, register 19 of a given error, centering unit 20, differentiator 21, counters 22 and 23, arithmetic unit 24, multiplication unit 25. Position 26 marked the input device, 27-29 - the installation inputs of the registers. The interpolator works as follows. . For a given standard error, entered and register 19, the signal characteristics (the number of zeros of the interpolated function and its derivative) are found by calculating the interpolation time T, which is entered in register 10, using the observation time Tz.
В регистр 10 вводитс начальное значение времени интерпол ции Т, в регистр 15 - значение времени набгаодени Тц.In register 10, the initial value of the interpolation time T is entered, and in register 15, the value of the charging time T c.
Существует два независи1 х рабочих цикла, один с периодом Тц - дл получени времени интерпол ции Т; второй с периодом Т - дл обработки очередного значени интерполируемой функции, при этом Т«Тц.There are two independent working cycles, one with a period of TC, to obtain the interpolation time T; the second with the period T is for processing the next value of the interpolated function, with T "TC.
Последний цикл начинаетс с того, что в интеграторе 9 устанавливаетс значение посто нной времени интегрировани , равное времени интерпол ции Т. На вход цифроаналогового преобразовател 1 поступают в цифровом коде значени интерполируемой функции .The last cycle starts with the fact that in integrator 9 a constant integration time is set equal to the interpolation time T. The digital-analogue converter 1 is fed into the digital code in the value of the interpolated function.
Ключи 3-6 замыкаютс так, что, например, в каждый четный интервал времени замкнуты ключи 3 и 6, а в каждый нечетный - ключи 4 и 5. С выхода цифроаналогового преобразовател 1 ступенчатое напр жение поступает на первый вход сумматора 2, по второму входу которого подаетс напр жение обратной св зи с выхода интегратора 9. Напр жение с выхода сумматора 2 в четные интервалы вреьени .замкнутый ключ 3 поступает на вход запоминаюа1его элемента 7 и в течение этого интервала времени запоминаетс в нем с обратным знаком. В этот же интервал времени интегратор 9 интегрирует напр жение , поступающее на его вход через замкнутый ключ 6с выхода запоминающего элемента 8, которое запоминаетс в нем в четные интервалы -времени, К моменту окончани четного интервала времени в запоминающем элементе 7 содержитс величина напр жени , равна приращению интерполируемой функции. Затем происходит размыкание ключей 3, 6 и замыкание ключей 4 и 5.The keys 3-6 are closed so that, for example, the keys 3 and 6 are closed at every even time interval, and the keys 4 and 6 are closed at each even odd time interval. From the output of the digital-to-analog converter, 1 step voltage is fed to the first input of the adder 2, through the second input the feedback voltage from the integrator 9 output is supplied. The voltage from the output of adder 2 at even time intervals. A closed key 3 is fed to the input of the memorizing element 7 and during this time interval is stored in it with the opposite sign. At the same time interval, the integrator 9 integrates the voltage to its input through the closed output key 6c of the storage element 8, which is stored therein at even intervals — time. By the end of the even time interval, the storage element 7 contains a voltage equal to increment of the interpolated function. Then there is the opening of the keys 3, 6 and the closure of the keys 4 and 5.
В нечетные интервалы времени напр жение с выхода сумматора 2 через ключ 4 поступает на вход запоминающего элемента 8, и в течение этого интервала времени интегратор 9 интегрирует напр жение, поступающее на его вход через замкнутый ключ 5 с выхода элемента 7. С выхода интегратора 9 снимаютс значени интерполирующей функции в аналоговой форме.At odd time intervals, the voltage from the output of the adder 2 through the key 4 is fed to the input of the storage element 8, and during this time interval the integrator 9 integrates the voltage to its input through the closed key 5 from the output of the element 7. The output of the integrator 9 is removed values of the interpolating function in analog form.
Работой-ключей 3-5 управл ет триггер 12. Компаратор 11 сравнивает значение содержимого регистра 10 и текущее значение счетчика 13, иWork-keys 3-5 control trigger 12. Comparator 11 compares the value of the contents of register 10 and the current value of counter 13, and
в момент их совпадени вырабатывает управл ющий импульс, перебрасывающий триггер-12 в новое положение. В результате обеспечиваетс описанна выше последовательность размыкани ключей.at the moment of their coincidence, it generates a control impulse, transferring trigger-12 to a new position. As a result, the key unlocking sequence described above is provided.
Рабочий цикл по расчету времени интерпол ции начинаетс с того, что с выхода цифроаналогового преобразовател 1 значени функции поступают На центрирующий блок 20. С выхода центрирующего блока 20 значени интерполируемой функции подаютс на счетчик 23 и через дифференциатор 21 на счетчик 22, на которых производитс отсчет числа пересечений функции и ее производной своего среднего уровн .The working cycle for calculating the interpolation time starts from the output of the digital-to-analog converter 1, the values of the function go to the centering unit 20. From the output of the centering unit 20, the values of the interpolated function are fed to the counter 23 and through the differentiator 21 to the counter 22, where the numbers are counted intersections of a function and its derivative of its average level.
Компаратор 17 сравнивает значение регистра 15 времени наблюдени и текущее значение счетчика 16 и в моент их совпсшени вырабатывает управл ющий импульс, в результате содержимое счетчиков 22 и 23 переноситс в арифметический блок 24, и счетчики сбрасываютс в нулевое состо ние . В арифметическом блоке 24 вычисл етс квадратный корень отношени значени погрешности интерпол ции , содержащейс в регистре 19, и произведени значений счетчиков 22 и 23. С выхода арифметического блока 24 полученное значение поступает на вход блока 25 умножени , с выхода которого рассчитанное значение времени интерпол ции Т заноситс в буферный регистр 18. По разрешающему сигналу компаратора 11 оно переписываетс в регистр 10.The comparator 17 compares the value of the register 15 of the observation time and the current value of the counter 16 and, in conjunction with them, produces a control pulse, as a result, the contents of the counters 22 and 23 are transferred to the arithmetic unit 24, and the counters are reset to zero state. In the arithmetic unit 24, the square root of the ratio of the interpolation error value contained in register 19 and the product of the counters 22 and 23 are calculated. From the output of the arithmetic unit 24, the obtained value is fed to the input of the multiplication unit 25, from the output of which the calculated value of interpolation time T entered into the buffer register 18. According to the enabling signal of the comparator 11, it is rewritten into the register 10.
В результате работы устройства на его выходе формируетс кусочнолинейное напр жение, которое интерполирует значени воспроизводимой функции времени с заданной точностью.As a result of the operation of the device, a piece-line voltage is formed at its output, which interpolates the values of the reproduced function of time with a given accuracy.
Арифметический блок 24 и блок 25 умножени могут быть реализованы как икропрограммные автоматы или с .использованием существующих программируемых калькул торов.The arithmetic unit 24 and the multiplication unit 25 can be implemented as microprogrammed automata or using existing programmable calculators.
Отличительной особенностью устройства вл етс то, что оно производит интерпол цию с гарантируемой точностью при минимуме априорной Информации об интерполируемой функции путем использовани характеристик нулей функции и ее производной. Это позвол ет использовать устройство дл работы в реальном масштабе времени в информационно-измерительных системах и автоматизированных системах управлени технологическими процессами . Это определ ет технико-экономический эффект от использовани изобретени .A distinctive feature of the device is that it interpolates with guaranteed accuracy with a minimum of a priori information about the interpolated function by using the characteristics of the zeros of the function and its derivative. This makes it possible to use the device for real-time operation in information-measuring systems and automated process control systems. This determines the technical and economic effect of using the invention.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823526024A SU1075276A1 (en) | 1982-12-21 | 1982-12-21 | Linear interpolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823526024A SU1075276A1 (en) | 1982-12-21 | 1982-12-21 | Linear interpolator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1075276A1 true SU1075276A1 (en) | 1984-02-23 |
Family
ID=21040550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823526024A SU1075276A1 (en) | 1982-12-21 | 1982-12-21 | Linear interpolator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1075276A1 (en) |
-
1982
- 1982-12-21 SU SU823526024A patent/SU1075276A1/en active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 628500, кл. q 06 q 7/30, 1973.. 2. Авторское свидетельство СССР № 698012, кл. Q 06 q 7/30, 1978 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3942173A (en) | Offset error compensation for integrating analog-to-digital converter | |
US4361831A (en) | Analog-digital converter utilizing multiple ramp integrating techniques | |
US2954165A (en) | Cyclic digital decoder | |
SU1075276A1 (en) | Linear interpolator | |
US4270119A (en) | Dual slope system A-D converter | |
US4454470A (en) | Method and apparatus for frequency measurement of an alternating current signal | |
EP0066265B1 (en) | D-a converter | |
US3456099A (en) | Pulse width multiplier or divider | |
SU1092498A1 (en) | Pulse-number device for calculating inverse trigonometric tangent | |
SU1092519A1 (en) | Signature digital smoothing device | |
SU1170452A1 (en) | Unit-counting device for extracting square root | |
SU1298743A1 (en) | Random process generator | |
US3022949A (en) | Difunction computing elements | |
SU1298920A1 (en) | Analog-to-digital converter | |
JPS5840421Y2 (en) | Digital differential analyzer | |
SU938187A1 (en) | Digital frequency meter | |
SU1105913A1 (en) | Device for calculating partial derivative | |
SU746601A1 (en) | Scale integrator | |
SU1363251A1 (en) | Device for determining current estimation of mean value | |
SU972654A1 (en) | Multiplied measuring system | |
SU1145323A1 (en) | Control system function checking device | |
SU1167699A2 (en) | Analog-to-digital converter | |
SU1015306A1 (en) | Relative speed difference digital meter | |
SU1171759A1 (en) | Device for controlling flow rate | |
SU447728A1 (en) | Approximator |