SU1075196A1 - Устройство дл анализа формы непериодических импульсных и частотных сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ АНАЛИЗА ФОРМЫ НЕПЕРИОДИЧЕСКИХ ИМПУЛЬСНЫХ И ЧАСТОТНЫХ СИГНАЛОВ, содержащее генератор импульса, аналого-цифровой преобразователь, счетчик адреса считывани  , счетчик адреса записи, первый и второй регистры, блок сравнени , коммутатор адресов, запоминающий блок, первый формирователь коротких импульсов, при этом выход тене .ратора импульсов соединен с входом счетчика адреса считывани  и первым входом аналого-цифрового преобразовател , у которого второй вход  вл етс  информационным входом устройства , а выход через первый регистр соединен с первыми входами блока сравнени  и второго регистра, выход второго регистра соединен с вторым входом блока сравнени  и первым входом запоминающего блока, второй вход запоминающего блока соединен с выходом коммутатора адресов, у которого входы соответственно соединены с выходом счетчика адреса считывани  и первым выходом счетчика адреса записи, о тлич ающе е с   тем, что, с целью расширени  функциональных возможностей , в него введены дешифратор нул , делитель, первый и второй триггеры, первый и второй элементы И, второй формирователь коротких импульсов , первый и второй элементы задержки, цифроаналоговый преобразо-. ватель и индикаторный блок, при этом выход счетчика, адреса считывани  рез делитель соединен с первыми входами счетчика адреса записи и первого триггера, а через дешифратор нул  с третьим входом коммутатора, первым входом индикаторного блока и входами первого и второго формирователей коротких импульсов, выход первого формировател  коротких импульсов соединен с вторым входом первого регистра , третьим входом аналого-цифро-( вого преобразовател  и вторым входом первого триггера, выход которого со (Л единен с первым входом первого элемента И, второй вход первого элемента И соединен с выходом второго элемента задержки ,а выход - с третьим входом запоминающего блока и через первый элемент задержки - с вторым входом второго регистра, у которого третий вход соединен с выходом второго элемент а И, первый вход рого элемента И соединен с выходом СП блока сравнени , а второй вход - с ВХОДОМ второго элемента задержки и выходом второго формировател  корот;о ких импульсов, кроме того, первый о: вход второго триггера  вл етс  входом Пуск устройства, второй вход второго триггера соединен с вторым :выходом счетчика адреса записи, а выход - с третьим входом счетчика адреса записи и вторым входом делител , выход запоминающего блока через цифроаналоговый преобразователь соединен с вторым входом индикаторного блока.

Description

Изобретение относитс  к информационно-измерительной и вычислительной технике и может быть использовано дл  анализа формы детерминированных и случайных импульсных и час тотных сигналов. Известно устройство дл  цифровог отображени  формы импульсных сигна ,лов, а также дл  классификации импульсов . Оно содержит наборы компар торов и классификационных схем, две группы счетчиков, программный блок схему управлени  l . Устройство позвол ет отобразить форму измер емого импульса, однако показани  счетчиков, накопивших информацию , воспроизвод т после, окончани  времени существовани  измер емого импульса. Кроме того, устройство не позвол ет выполнить анализ огибающей частотно-модулированных сигналов. Наиболее близким по технической сущности к изобретению  вл етс  уст ройство дл  анализа формы непериоди ческих импульсных сигналов, которое содержит аналого-цифровой преобразо ватель , первый и второй регистры, блок сравнени  кодов, счетчик равных значений, элемент ИЛИ,генератор так товых импульсов, формирователь импульсов , блок выбора режима, счетчи ки адресов записи и считывани , ,3ain минающий блок , ког мутатор адресов , генератор сигналов считывани , блок сравнени  адресов и накопитель инфо мации , причем первый вход аналогоцифрового преобразовател   вл етс  входом устройства второй вход соединен с выходом генератора тактовых импульсов, а ВБПСОД через первый регистр соединен с входом второго регистра и первым входом блока сравне ни  кодов, второй вход которого сое динен с выходом второго регистра и первьм входом запоминающего блока, первый выход блока сравнени  кодов соединен с первым входом элемента ИЛИ, а второй выход через счетчик . равных значений - с вторым входом элемента ИЛИ, выход которого, в свою очередь, через формирователь импуль сов соединен с входами блока выбора режима и счетчика адреса записи, вы ход последнего соединен с первыми входами коммутатора адресов и блока сравнени  адресов выход которого со динен с входом генератора сигналов, считывани  выход которого соединен с вторым входом блока выбора режима и вхо дом счетчика адреса считывани ,его выход соединен с вторыми входами блока сравнени  адресов и коммутатора адресов , а третий вход коммутатора адресов соединен с первым выходом блока выбора режима, а его выхол с вторьЕИ входом запоминающего блока третий вход которого соединен с выходом счетчика равных значений, четвертый вход - с вторым выходом блока выбора режима, а выход - с входом накопител  информации 2| . В приведенном устройстве уже организованы процессы записи формы импульсного сигнала и считЕлвани  его в накопитель, а также предварительный анализ сигнала перед регистрацией , однако указанный анализ направлен на устранение избыточности регистрируемой информации путем фиксации выборок сигналов с равными амплитудами, следующими друг за другом . Недостатком приведенного устройства  вл емс  отсутствие организации процесса анализа максимальных значений в выборках входного сигнала , что не позвол ет вьщелить и отобразить огибающую частотно-модулированного сигнала. Цель изобретени  - расширение функциональных возможностей путем анализа -не только формы непериод: ческих импульсных сигналов, но и формы огибающей частотно-модулированных сигналов в реальном масштабе времени . Поставленна  цель достигаетс  тем, что в устройство дл  анализа формы непериодических импульсньи и частотных сигналов, содержащее генератор импульсов, аналого-цифровой преобразователь, счетчик адреса считывани , счетчик адреса записи, первый и второй регистры, блок сравнени  , коммутатор адресов, запоминающий блок, первый формирователь коротких импульсов, при этом выход генератора импульсов соединен с входом счетчика адреса считывани  и первым входом аналого-цифрового преобразовател , у которого второй вход  вл етс  информационным входом устройства, авыход через первый регистр соединен с первыми входами блока сравнени  и второго регистра, выход второго регистра соединен с вторым входом блоблока сравнени  и первым входом запоминающего блока, второй вход запоминающего блока соединен с выходом коммутатор адресов, у которого входы соответственно соединены с выходом счетчика адреса считывани  и первым выходом счетчика адреса записи, введены дешифратор нул , делитель, первый и второй триггеры, первый и второй элементы И, второй формирователь коротких импульсов первый и второй элементы задержки, цифроаналоговый преобразователь и индикаторный блок, при этом выход счетчика адреса считывани  через делитель соединен Спервыми входами счетчика адреса записи и первого триггера, а через деифратор нул  - с третьим входом коммутатора , первым входом индикаторног блока и входами первого и второго формирователей коротких импульсов, выход первого формировател  коротких импульсов соединен с вторым входом первого регистра, третьим входом аналого-цифрового преобразовател  и вторым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй вход первого элемента И соединен с выходо второго элемента задержки, а выход с третьим входом запоминающего блока и через первый элемент задержки с вторым входом второго регистра, у которого третий вход соединен с выходом второго элемента И, первый вход второго элемента И соединен с выходом блока сравнени , а второй вход - с входом второгоэлемента задержки и выходом второго формировател  коротких импульсов, кроме того , первый вход второго триггера  вл етс  входом Пуск устройства, второй вход второго триггера соединен с вторым выходом счетчика адреса записи, а выход - с третьим вход счетчика адреса записи и вторым входом делител , выход запоминающего блока через цифроаналоговый преобразователь соединен с вторым входом индикаторного блока. На чертеже представлена блок-схема предлагаемого устройства. В его состав вход т генератор 1 импульсов, аналого-цифровой преобразователь 2, счетчик 3 адреса считывани , счетчик 4 адреса записи, первый 5 и второй б регистры, блок 7 сравнени , коммутатор 8 адресов, запоминающий блок 9, первый формирователь 10 коротких импульсов, дешифратор 11 нул , делитель 12, первый 13 и второй 14 триггеры, первый 15 и второй 16 элементы И, второй формирователь 17 коротких импульсов, первый 18 и второй 19 элементы задержки , цифроаналоговый преобразователь 20 и индикаторный блок 21. Функции генератора тактовых импульсов и генератора сигналов считы вани  выполн ет один блок - генератор импульсов. Выход генератора 1 импульсов сое динен с входами аналого-цифрового . преобразовател  2 и счетчика 3 адре са считывани , выход которого через делитель 12 и счетчик 4 адреса запи си соединен с вторьм триггером 14. Выходы счетчиков 3 и 4 адреса сч тывани  и адреса записи через комму татор 8 запоминающий блок 9 и цифроаналоговый преобразователь 20 сое динены с входом индикаторного блока 21 . Рассмотрим работу устройства, на чина  с команды Пуск, подаваемый на второй триггер 14. При переклюении второго триггера 14 разрешаетс  счет делителю 12 и счетчику 4 адеса записи, что, в свою очередь, приводит к разрешению вычислени  дискретных значений огибающей частотно-модулированного входного сигнала (или непериодического импульсного сигнала) и их последовательной записи в  чейки запоминающего блока 9. Вычисление дискретных значений входного. сигнала осуществл етс  при помощи аналого-цифрового преобразовател  2, регистров 5 и б, блока 7 сравнени  и второго элемента Н 16. Необходимость обработки частотно-модулированного сигнала потребовала введени  алгоритма нахождени  максимального из мгновенных значений входного сигнала за интервал времени записи uto.ari Полученные с выхода аналого-цифрового преобразовател  2 кодовые эквиваленты мгновенных значений амплитуд входного сигнала записьшаютс  в первый регистр 5, после чего производитс  сравнение его содержимого с содержимым второго регистра 5 в блоке 7 сравнени . Если код, записанный в первый регистр 5, больше, чем код во втором регистре 6, он переписываетс  во второй регистр б. В противном случае, в регистре 6 остаетс  предыдущее значение . Таким образом, к концу интервала t эап во втором регистре 6 будет находитьс  максимальное мгновенное значение. Второй элемент И 16 выполн ет роль стробирующего элемента дл  импульса записи во второй регистр б с выхода второго формировател  17 коротких импульсов. Перед началом вычислени  очередного максимума второй регистр 6 приводитс  в нулевое состо ние. Режимы последовательной записи информации в  чейки запоминающего блока 9 и циклического опроса  чеек (режим считывани ) выполн ютс  с помощью четырех основных блоков: 1счетчика адресов считывани  3 и 4, делител  12 и коммутатора 8 адресов. Делитель 12 обеспечивает необходимую скорость записи, а коммутатор 8 адресов подключает к адресным шинам запоминающего блока 9 коды адресов записи и считьтани  с выходов соответствующих счетчиков. Подключение адреса записи производитс  на нулевом адресе счетчика 3 адреса считывани , расшифровываемом при помощи дешифратора 11 нул , что позвол ет упростить формирование управл ющих сигналов и не сказываетс  на качестве отображени , так как индикаторный блок в это врем  может находитьс  в режиме обратного хода луча (т.е. гашени  луча). Необходимый аналоговый сигнал дл  индикаторног9 блока 21 формируетс  при помощи цифроаналогового преобразовател  20 подключенного к информационному выходу блока 9.

Все процессы в устройстве синхронизированы частотой генератора 1 импульсов, а дл  получени  управл ю щих сигналов используютс  формирователи 10 и 17, работающие соответственно по зaднe vIy ипереднему фронт выходного сигнала дешифратора 11 нул . Процессы управлени  и синхронизации выполнени  операций в устройстве распределены во времени следующим образом.

В момент установки нулевого такта счетчика 3 адреса считывани  на выходе второго формировател  17 коротких импульсов формируетс  импульс дл  стробировани  второго элемента И 16, обеспечивающий в случае необходимости запись большего мгновенного значени  во второй регистр 6. Он же, задержанный на второй элементе 19 задержки поступит на вход первого элемента И 15 и в случае, если первый триггер 13 будет находитьс  в единичном состо нии, произведет перезапись вычисленного максимального значени  из второго регистра б в запоминающий блок 9, а затем сбросит в нулевое состо ние второй триггер б. Первый регистр 13 устанавливаетс  в единичное состо ние при смене адреса записи, так как его счетный вход объединен со счетным входом счетчика 4 адреса записи.

Сброс первого триггера 13, запись преобразованной входной информации в первый регистр 5 и синхронизаци  аналого-цифрового преобразовател  2 производитс  в момент окончани  нулевого такта счетчика 3 адреса считьшсши  по импульсу с выхода первого формировател  10 коротких импульсов .

По окончании записи произойдет переполнение счетчика 4 адреса записи и второй триггер 14 будет возвращен в исходное состо ние. Режим записи будет блокирован, а циклическое считывание информации будет продолжатьс , при зтом на индикаторном блоке 21 останетс  изображение записанной информации.

По сравнению с известным предлагаема  структура расшир ет функциональные возможности устройства, так как входной сигнал может быть частотно-модулированнвдм , при этом в пам ть будет записана только огибающа  сигнала, а избыточна  информаци  - о модулируемом сигнале - буде исключена. Необходимо также отметить , что известное решение дл  воспроизведени  информации человекуоператору требует введени  дополнительных блоков (и соответственно аппаратурных затрат) , так как в известном устройстве имеютс  только коды выборок мплитуд сигнала и временные соотношени , а в предлагаемом техническом решении осуществлен вывод информации на экран индикатора в реальном масштабе времени.

Ви09

Claims (1)

1. УСТРОЙСТВО ДЛЯ АНАЛИЗА ФОРМЫ НЕПЕРИОДИЧЕСКИХ ИМПУЛЬСНЫХ И ЧАСТОТНЫХ СИГНАЛОВ, содержащее генератор импульса, аналого-цифровой преобразователь, счетчик адреса считывания, счетчик адреса записи, первый и второй регистры, блок сравнения, коммутатор адресов, запоминающий блок, первый формирователь коротких импульсов, при этом выход генератора импульсов соединен с входом счетчика адреса считывания и первым входом аналого-цифрового преобразователя, у которого второй вход является информационным входом устройства , а выход через первый регистр соединен с первыми входами блока сравнения и второго регистра, выход второго регистра соединен с вторым входом блока сравнения и первым входом запоминающего блока, второй вход запоминающего блока соединен с выходом коммутатора адресов, у которого входы соответственно соединены с выходом счетчика адреса считывания и первым выходом счетчика адреса записи, о тличающееся тем, что, с целью расширения функциональных возможностей, в него введены дешифратор нуля, делитель, первый и второй триггеры, первый и второй элементы И, второй формирователь коротких импульсов, первый и второй элементы задержки, цифроаналоговый преобразователь и индикаторный блок, при этом выход счетчика,адреса считывания Чёрез делитель соединен с первыми входами счетчика адреса записи и первого триггера, а через дешифратор нуля с третьим входом коммутатора, первым входом индикаторного блока и входами первого и второго формирователей коротких импульсов, выход первого формирователя коротких импульсов соединен с вторым входом первого регистра, третьим входом аналого-цифрового преобразователя и вторым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй вход первого элемента И соединен с выходом второго элемента задержки, а выход - с третьим входом запоминающего блока и через первый элемент задержки - с вторым входом ‘второго регистра, у которого третий ’вход соединен с выходом второго элемента И, первый вход второго элемента И соединен с выходом блока сравнения, а второй вход - с ^входом второго элемента задержки и выходом второго формирователя’ коротких импульсов, кроме того, первый вход второго триггера является входом Пуск устройства, второй вход второго триггера соединен с вторым выходом счетчика адреса записи, а выход - с третьим входом счетчика адреса записи и вторым входом делителя, выход запоминающего блока через цифроаналоговый преобразователь соединен с вторым входом индикаторного блока.