Изобретение относитс к г1втомат1гке и нычислнтельиой технике и может быть использовано в системах автоматического управлени , сброса информации, контрол производственных процессов дл визуальной опенки в единицах градусов, минут и секунд посто нных и измен ющихс угловых величин , представленных в двоичном цифровом коде. Известен преобразователь двоичного кода в код градусов, минут и секунд, содержащий делитель частоты, источник импульсных сигналов, вход которого соединен с первым входом делител частоты, а выход - с информационным входом делител частоты , дешифратор, посл1едовательно соединенные двоично-дес тичный счетчик секунд, двоично-дес тичный счетчик минут, двоично-дес тичный счетчик градусов, вход которого соединен с выходом дешифратора, nefiBbm и второй корректирующие счетчики, выходы которых соединены с блокирующими входами двоично-дес тичного счетчика секунд , элемент И-ИЛИ, входы которого соединены с выходами трех младших разр доз делител частоты, элемент И, первый вход которого соединен с выходом источника импульсных сигналов, а второй вход - с выходом двоично-дес тичного счетчика секунд и с первыми входа: 1и первого и второго корректирующих счетчиков, вторые входы которых соединены с выходами двоичнодес тичных счетчиков секунд и минут соответственно , управл ющие входы источников импульсных сигналов и дещифратора подключены к входу запуска преобразовате ЛЯ 1. Недостатками известного преобразовател - повыщенна сложность, невозможность преобразовывать измен ющийс код и OTHOCHte bHO низка метрологическа надежность (существование веро тности сбоев). Повышенна сложность преобразовател св зана с наличием в его блоксхеме второго . корректирующего счетчика и дешифратора. Наиболее близким к изобретению по технической сущн(эсти и схемному построению вл етс преобразователь двоичного кода в двоично-дес тичный код градусов, минут и секунд, содержащий генератор импульсов, двоичный счетчик, двоично-дес тичный счетчик градусов, минут и секунд, выходной регистр, схему сравнени , последовательно соединенные первый и второй одновибраторы , выходы которых подключены к входу |записи выходного регистра и входам сброса двоичного и двоично-дес тичного счетчиков градусов, минут и секунд, выходы последнего КЗ которых соединены с информационными входами выходного регистра, информационные входы преобразовател соединены с первыми входами схемы сравнени , вторые входы которой соединены с выходами двпмчного счетчика, а выход схемы сравнени соединен с входом первого одновибратора 2. Недостаток известного преобразовател состоит в низкой точности преобразовани , св занной с отсутствием возможности коррекции при преобразовании и возможностью ошибки в единице младшего разр да. Цель изобретени - повышение точности преобразовани . Поставленна цель достигаетс тем, что в преобразователь двоичного кода в двоично-дес тичный код градусов, минут и секунд, содержащий генератор импульсов, двоичный счетчик, двоично-дес тичный счетчик градусов , минут и секунд, схему сравнени , ВЫХОДЕ10Й регистр, последовательно соеди ненные первый и второй одновибраторы, выходы которых соединены с входом записи выходного регистра и соответствен.но с входами сброса двоичного счетчика и двоичнодес тичного счетчиков градусов, минут и секунд, выходы последнего из которых соединены с информационными входами выходного , регистра; выходы которого вл ютс выходами преобразовател , входы которого соединены с первой группой входов схемы сравнени , втора группа входов которой соединена с выходами двоичного счетчика, а выход схемы сравнени соединен с входом первого одновибратора, дополнительно введены три элемента И-НЕ, элемент И, корректирующий счётчик, и триггер-защелка , D-вход которого соединен с выходом генератора импульсов, Т-вход --, с выходом схемы сравнени , а выход триггера-зашел .ки - со счетными входами первого и второго элементов И-НЕ, вторые входы кото-, рых соединены соответственно с выходами корректирующего счетчика и элемента И, а выходы первого и второго элементов И-НЕ подключены к первому и второму входам третьего .элемента И-НЕ, которого соединен со счетным входом двоично-дес тичного счетчика градусов, минут.и секунд, выходы двоичного счетчика соединены с входами элемента И, а выход второго одновибратора - с входом сброса корректирующего счетчика. . На чертеже приведена блок-схема предлагаемого преобразовател . . Устройство содержит генератор 1 импульсов , двоичный счетчик 2, двоично-дес тичные счетчики 3-5 секунд, минут и градусов соответственно корректирующий счетчик 6, триггер-защелку 7, схему 8 сравнени , первый и второй одновибраторы 9 и 10, выходной регистр II, элементы 12-14 и элемент И 15. Счетчики 3-5 в совокупности образуют двоично-дес тичны и счетчик 16 градусов, минут и секунд. Преобразователь работает следующим образом. Последовательность импульсов от генератора 1 импульсов поступает на первый (D) вход триггера-защелки 7, функци которого при наличие логического «О на его втором (Т) входе совпадает с логической функцией элемента И. а при переходе сигнала на втором входе в состо ние логической «1 на выходе фиксируетс состо ние первого (D) входа, соответствующее моменту перехода. Последующие изменени сигнала на первом входе не измен ют состо ни на выходе щ тех пор, пока логическа «1 на втором (Т) входе не сменитс на логический «О. До момента сравнений выходного кода двоичного счетчика 2 с входным кодом в схеме 8 сравнени на выходе его сохран етс логический «О, что позвол ет последовательности импульсов с выхода триггеразащелки 7 заполн ть двоичный счетчик 2. В момент сравнени изменение уровн на выходе схемы 8 сравнени на логическую «1 запирает триггер-защелку 7 дл прохождени импульсов, причем последнее состо ние выхода триггера-защелки 7 сохран етс . Одновибратор 9 вырабатывает импульс записи информации с выходов двоично-дес тичных счетчиков 3-5 секунд, минут и градусов соответственно в выходной регистр 11. По заднему фронту импульса записи с выхода первого одновибратора 9 вторым одновибратором 10 вырабатываетс импульс, устанавливающий в нул( двоично-дес тичные счетчики 3-5 секунд, минут и градусов, двоичный, счетчик 2 и корректирующий счетчик 6. Рассогласование нулевого . на выходе двоичного счетчика 2 с входным кодом, приводит к изменению уровн .на выходе схемы 8 сравнени на логический «О, в результате чего триггер-защелка 7 открываетс дл прохождени импульсов, и цикл преобразовани повтор етс . В отличие от пр мой последовательности импульсов, поступающей на вход двоичного счетчика 2, последовательность импульсов, поступающа на вход двоично-дес тичного счетчика 3 секунд, скорректирована. Суть коррекции заключаетс в регул рном исключении импульсов из пр мой последовательности (вычитание) с периодичностью, определ емой коэффициентом пересчета корректирующего счетчика 6, причем р д исключений не производитс (сложение) с периодичностью , определ емой периодом по влени совокупности единиц на входах элемента И 15. При наличии нул на выходе элемента И 15, а также единицы на выходе корректирующего счётчика б последовательность импульсов с выхода триггера-защелки 7 через первый 12 и третий 14 элементы И-НЕ пос-, тупает на счетный вход двоично-дес тичного счетчика 3 секунд. С периодичностью, ом|)еде.1 емой коэффициентом пересчета корректирующего счетчика 6, на его выходе по вл етс импульс нулевого логического уровн , совпадающий по длительности и моменту возникновени с входным импульсом. При этом импульс входной последовательности с выхода триггера-защелки 7 на вход, двоично-дес тичного счетчика 3 секунд не проходит, т.е. происходит коррекци входной последовательности на выч.итание. Если на выходе элемента И 15 по вл етс единица и сохран етс в течение всего времени воздействи корректирующего импульса с выхода корректирующего счетчика б на второй вход первого элемента И-НЕ 12, то входной импульс проходит на вход двоично-дес тичного счетчика . 3 секунд через второй 13 и третий 14 элементы И-НЕ. Таким образом с периодичностью, определ емой по влением на входах элемента И совокупности логических «I, происходит коррекци на сложение. Входы элемента И могут быть подключены к любой комбинации пр мых и инверсных разр дных выходов счетчика 2, что позвол ет получить на его выходе последовательность импульсов необходимой дл коррекции на сложение периодичности и дли-, тельности. Например, в 20-разр дном двоичнбм коде содержитс Г048576 двоичных квантов, а в полной окружности при цене кванта fj угл. с содержитс 259200 квантов угловой меры, которые с погрещностью, меньшей одного кванта, можно представить как: .. 250 100- 1048576 41048576:89)4 4 Из этого следует, что корректирующий Счетчик б дл коррекции на вычитание должен иметь коэффициент пересчета 89, а элемент И должен дл коррекции на сложение выработать на угол 2 импульса (пбекольку квант соответствует одному логическому уровню, а импульс эквивалентен двум логическим уровн м, дл коррекции четырех квантов необходимо два корректирующих импульса). Дл равномерного распределени ошибок разных знаков корректирующие на сло-, жение импульсы должны соответствовать углам примерно в 90 и 270°. Длительность корректирующих на сложение импульсов должна быть .меньще периода импульсов счетчика б, корре.ктирующего на вычитание; дл исключени возможности ощибочиой коррекции дйух подр д импульсов коррек-тирующего счетчика б. С учетом этих -требований к входам элемента И 15 необходимо подключить пр мой выход второго разр да, а также инверсные выходы 3-14 разр дов 20-разр дного счетчика 2 (первый разр д считаетс старщим). При этом на полном угле на выходе элемента И 15 вырабатываетс два им-:The invention relates to automatic and digital engineering and can be used in automatic control systems, information reset, production process control for visual evaluation in units of degrees, minutes and seconds of constant and variable angular values presented in a binary digital code. A known binary code converter is a code of degrees, minutes and seconds, containing a frequency divider, a source of pulse signals whose input is connected to the first input of a frequency divider, and an output to an information input of a frequency divider, a decoder sequentially connected to a binary-decimal seconds counter, a binary -Danny minutes counter, binary-decimal degrees counter, the input of which is connected to the output of the decoder, nefiBbm and the second corrective counters, the outputs of which are connected to the blocking inputs of the binary-decimal the second counter, the AND-OR element, whose inputs are connected to the outputs of three lower-order doses of the frequency divider, the AND element whose first input is connected to the output of the pulse signal source, and the second input to the output of the binary-decimal seconds counter and to the first inputs : 1 and the first and second correction meters, the second inputs of which are connected to the outputs of binary seconds and minutes counters, respectively, the control inputs of the impulse signal sources and the descrambler are connected to the converter start input L1. atkami known transducer - the Enhance complexity, the inability to convert the varying code and OTHOCHte bHO metrological low reliability (the existence probability of failures). The increased complexity of the converter is associated with the presence of the second in its block circuit. corrective counter and decoder. The closest to the invention by technical essence (Estee and circuit construction is a binary code converter into a binary-decimal code of degrees, minutes and seconds, containing a pulse generator, a binary counter, a binary-decimal counter of degrees, minutes and seconds, an output register, comparison circuit, connected in series the first and second one-shot, the outputs of which are connected to the input | of the record of the output register and the reset inputs of the binary and binary-decimal counters of degrees, minutes and seconds, the outputs of the last short-circuit The x are connected to the information inputs of the output register, the information inputs of the converter are connected to the first inputs of the comparison circuit, the second inputs of which are connected to the outputs of the two-dimensional counter, and the output of the comparison circuit is connected to the input of the first one-oscillator 2. A disadvantage of the known converter is the low conversion accuracy associated with the lack of possibility of correction in the conversion and the possibility of error in the unit of the youngest bit. The purpose of the invention is to improve the accuracy of the conversion. The goal is achieved by the fact that a binary code converter to a binary-decimal code of degrees, minutes and seconds, containing a pulse generator, a binary counter, a binary-decimal counter of degrees, minutes and seconds, a comparison circuit, an OUTPUT register, successively connected to the first and the second one-shot, the outputs of which are connected to the input of the output register and, respectively, with the reset inputs of the binary counter and binary part counters of degrees, minutes and seconds, the outputs of the latter of which are connected to info output, input register mation; the outputs of which are the outputs of the converter, the inputs of which are connected to the first group of inputs of the comparison circuit, the second group of inputs of which are connected to the outputs of the binary counter, and the output of the comparison circuit is connected to the input of the first one-oscillator, additionally introduced three IS-NOT elements, the AND element, the correction counter , and the trigger latch, the D-input of which is connected to the output of the pulse generator, the T-input -, to the output of the comparison circuit, and the output of the trigger-went to the counting inputs of the first and second elements AND –NE, the second inputs of which , R x are connected respectively to the outputs of the correction counter and the AND element, and the outputs of the first and second elements AND-NOT are connected to the first and second inputs of the third. AND-NOT element, which is connected to the counting input of the binary-decimal counter of degrees, minutes and seconds, the outputs of the binary counter are connected to the inputs of the element I, and the output of the second one-shot is connected to the reset input of the correction counter. . The drawing shows the block diagram of the proposed Converter. . The device contains a pulse generator 1, a binary counter 2, binary-decimal counters 3-5 seconds, minutes and degrees, respectively, correction counter 6, trigger-latch 7, comparison circuit 8, first and second one-shot 9 and 10, output register II, elements 12-14 and element 15. The counters 3-5 together form a binary-tenth and a counter of 16 degrees, minutes and seconds. The Converter operates as follows. The pulse sequence from the pulse generator 1 is fed to the first (D) input of the latch 7, the function of which, when there is a logical "O" at its second (T) input, coincides with the logical function of the element I. And when the signal passes at the second input to the logical state "1 at the output, the state of the first (D) input is fixed, corresponding to the transition moment. Subsequent changes to the signal at the first input do not change the state at the output n, as long as the logical "1 at the second (T) input does not change to the logical" O. Until the output code of binary counter 2 compares with the input code in comparison circuit 8, a logical "O" is stored at its output, which allows a sequence of pulses from the output of trigger latch 7 to fill binary counter 2. At the time of comparison, the level change at the output of comparison circuit 8 is logical 1 locks the latch 7 for the passage of pulses, the last state of the exit of the trigger latch 7 being maintained. The single-vibrator 9 generates a pulse of recording information from the outputs of binary-decimal counters 3-5 seconds, minutes and degrees, respectively, into the output register 11. On the falling edge of the recording pulse from the output of the first one-vibrator 9, the second one-vibrator 10 produces a pulse setting to zero (binary-dec 3–5 seconds, minutes and degrees, binary, counter 2 and correction counter 6. The zero error at the output of binary counter 2 with the input code leads to a change in the level at the output of the comparison circuit 8 by a logical "O, as a result of which the trigger-latch 7 opens for the passage of pulses, and the conversion cycle is repeated. Unlike the direct sequence of pulses fed to the input of binary counter 2, the sequence of pulses fed to the input of the binary-decimal counter of 3 seconds, The essence of the correction lies in the regular exclusion of pulses from the direct sequence (subtraction) with a periodicity determined by the conversion factor of the correction counter 6, and a number of exceptions are not made ( addition) with a periodicity determined by the period of occurrence of a set of units at the inputs of an element 15. If there is a zero at the output of the element 15, as well as units at the output of the correction counter b, a sequence of pulses from the output of the latch 7 through the first 12 and third 14 elements AND-NOT goes to the counting input of a binary-decimal counter for 3 seconds. With a periodicity, ohm |) unit.1, the conversion factor of the correction counter 6, at its output appears a pulse of zero logic level, which coincides in duration and time with the input pulse. In this case, the pulse of the input sequence from the output of the latch 7 to the input, the binary-decimal counter does not pass for 3 seconds, i.e. The input sequence is corrected for calculation. If a unit appears at the output of AND 15 and remains for the entire duration of the effect of the correction pulse from the output of the correction counter b to the second input of the first AND-NO element 12, then the input pulse passes to the input of the binary-decimal counter. 3 seconds after the second 13 and third 14 elements AND-NOT. Thus, with a periodicity determined by the appearance of the element at the inputs And the set of logical "I," correction for addition occurs. The inputs of the And element can be connected to any combination of direct and inverse discharge outputs of counter 2, which allows to obtain at its output a sequence of pulses necessary for correction by the addition of periodicity and duration. For example, a 20-bit binary code contains G048576 binary quanta, and in a full circle at the price of a quantum fj is coal. c contains 2,59200 angular measure quanta, which with an error less than one quantum can be represented as: .. 250 100- 1048576 41048576: 89) 4 4 From this it follows that the correction Counter b for the correction for subtraction should have a conversion factor of 89, and the element And must, for correction for addition, produce an angle of 2 pulses (a peak corresponds to one logic level, and a pulse is equivalent to two logical levels, and two correction pulses are needed to correct four quanta). In order to evenly distribute errors of different signs, additionally correcting pulses should correspond to angles of approximately 90 and 270 °. The duration of the addition-correcting impulses must be less than the period of the impulses of the counter b corrected for subtraction; to eliminate the possibility of an off-set correction, dyukh additional pulse of the correction counter b. Taking into account these requirements, the inputs of the AND 15 element must be connected to the direct output of the second discharge, as well as the inverse outputs 3–14 of the discharge of the 20-bit counter 2 (the first discharge is considered elder). In this case, at the full angle at the output of the element I 15, two of it is produced: