SU1068922A1 - Information input device - Google Patents
Information input device Download PDFInfo
- Publication number
- SU1068922A1 SU1068922A1 SU823506742A SU3506742A SU1068922A1 SU 1068922 A1 SU1068922 A1 SU 1068922A1 SU 823506742 A SU823506742 A SU 823506742A SU 3506742 A SU3506742 A SU 3506742A SU 1068922 A1 SU1068922 A1 SU 1068922A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- outputs
- inputs
- Prior art date
Links
Abstract
УСТРОЙСТВО ДЛЯ ВВОДА ИН ФОРМАЦИИ, содержащее дешифратор, мультиплексор, подключенный через матрицу элементоа коммутации к выходам первой группы дешифратора, счетчик, выходы которого подключены к входам дешифратора и адресным входам мультиплексора и вл ютс информационными выходами устройства , первый триггер, выход .которого вл етс выходом сигнала сопровождени устройства, первый элемент задержки, вход которого подключен к выходу мультиплексора , и генератор импульсов, отличающеес тем, что, с целью повышени быстродействи устройства путем обеспечени в)31иожности формировани кодов при каждом замыкании контактов матрицы элементов коммутации дл предварительного размыкани ранеезамкнутых контактов, она содержит блок , адресные входы которого подключены к выходам счетчика, а выход к D-fexoду первого .триггера, группу мультиплексоров , информационные входы которых через матрицу элементов коммутации подключены к выходам второй группы дешифратора, а адресные входы - к выходам счетчика, первый элемент ИЛИ, входы которого подключены к выходам мультиплексоров, второй элемент задержки, вход которого подключен к выходу первого элемента ИЛИ, второй триггер, D-вход которого подключен . 1 выходу второго элемента задержки, а пр мой выход - к входу синхронизации первого триггера, инверсный выход и S-вход второго триггера подключены к информационному входу блока пам ти, второй элемент ИЛИ, входы которого подключены к (Л выходу первого элемента задержки и первому выходу генератора импульсов соответственно , а выход - к входу счетчика и к R -входу второго , третий элемент задержки, выход которого подключен к входу записи блока пам ти, первый выход генератора импульсов подключен к R-BXOду первого триггера, второй выход генератора импульсов подключен к входу синхронизации , второго триггера и -к входу третьего элемента задержки. сз: 00 со ts:) 1CA DEVICE FOR INPUT FORMATTING INPUT, containing a decoder, a multiplexer connected via an element switching matrix to the outputs of the first group of the decoder, a counter whose outputs are connected to the inputs of the decoder and the address inputs of the multiplexer and are the information outputs of the device, the first trigger, which output, which is the trigger, which output is the output multiplexer. the tracking signal of the device, the first delay element, the input of which is connected to the output of the multiplexer, and a pulse generator, characterized in that, in order to improve speed device by providing coding the ability to form codes for each closure of the contacts of the matrix of switching elements for pre-opening of previously closed contacts, it contains a block whose address inputs are connected to the counter outputs, and the output to the D-fex of the first trigger, a group of multiplexers whose information inputs through the matrix of switching elements is connected to the outputs of the second group of the decoder, and the address inputs to the outputs of the counter, the first OR element, whose inputs are connected to the multiplex outputs s, a second delay element having an input connected to the output of the first OR gate, the second flip-flop, D-input of which is connected. 1 output of the second delay element, and the direct output to the synchronization input of the first trigger, the inverse output and the S input of the second trigger are connected to the information input of the memory unit, the second OR element whose inputs are connected to (L output of the first delay element and the first output the pulse generator, respectively, and the output to the counter input and to the R input of the second, the third delay element, the output of which is connected to the write input of the memory unit, the first output of the pulse generator is connected to the R-BXO of the first trigger, the second output is generator pulses Dr is connected to the input of the synchronization flip-flop and the second input of the third delay -k element cs:. 00 with ts :) 1C
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в клавишных пультах, предназначенных дл ввода данных в различных системах обработки данных.The invention relates to automation and computing and can be used in keypads for data input in various data processing systems.
Известно устройство дл ввода информации , содержащее группы коммутационных элементов, дешифратор, коммутатор, элемент И и два счетчика, последовательно соединенные один с другим 1.A device for inputting information is known, which contains groups of switching elements, a decoder, a switch, an element AND, and two counters connected in series with one another.
Наиболее близким к предлагаемому . вл етс устройство дл ввода информации, содержащее дешифратор, мультиплексор, подключенный через матрицу элементов коммутации к выходам первой группы дешифратора , счетчик, выходы которого подклю-i чены к входам деслифратора и адресным входам мультиплексора и вл ютс информационными выходами устройства, первый триггер, выход которого вл етс выходом сигнала сопровождени устройства, первый элемент задержки, вход которого подключен к выходу мультиплексора, и генератор импульсов 2.Closest to the proposed. is a device for inputting information containing a decoder, a multiplexer connected via a matrix of switching elements to the outputs of the first group of the decoder, a counter whose outputs are connected to the inputs of the relaxer and the address inputs of the multiplexer and are the information outputs of the device, the first trigger whose output is the output of the tracking signal of the device, the first delay element, the input of which is connected to the output of the multiplexer, and the pulse generator 2.
Недостатком известных устройств вл етс необходимость предварительного размыкани контактов коммутационных элементов , замкнутых ранее дл обеспечени возможности формировани кода при замыкании контактов следующего коммутационного элемента, что снижает надежность набора информации. Кроме того, при неисправности коммутационного элемента, при которой его контакты остаютс посто нно замкнутыми, затруднен поиск элемента , так как устройство при этом заблокировано . Цель изобретени - повышение быстродействи устройства путем обеспечени возможности формировани кодов при каждом замыкании контактов матрицы элементов коммутации дл предварительного размыкани ранее замкнутых контактов .A disadvantage of the known devices is the need to pre-open the contacts of the switching elements previously closed to enable code generation when the contacts of the next switching element are closed, which reduces the reliability of the information set. In addition, in case of a malfunction of the switching element, in which its contacts remain permanently closed, it is difficult to search for an element, since the device is thus blocked. The purpose of the invention is to increase the speed of the device by allowing codes to be formed at each closure of the contacts of the matrix of switching elements for pre-opening of previously closed contacts.
Указанна цель достигаетс тем, что в устройство дл ввода информации, содержащее дефйфратор, мультиплексор, подключенный через матрицу элементов коммутации к выходам первой группы дешифратора , счетчик, выходы которого подклю чены к входам дешифратора и адресным входам мультиплексора и вл ютс информационными выходами устройства, первый триггер, выход которого вл етс выходом сигнала сопровождени устройства, первый элемент задержки, вход которого подключен к выходу мультиплексора, и генератор импульсов, введены блок пам ти, адресные входы которого подключены к выходам счетчика , а выход к D-входу первого триггера, группу мультиплексоров, информационные входы которых через матрицу элементов коммутации подключены к выходам второй группы дешифратора, а адресные входы - к выходам счетчика, первый элемент ИЛИ, входы Kotoporo подключены к выходам мультиплексоров , второй элемент задержки, вход которого подключен к выходу первого элемента И/lil, второй триггер D-вход которого подключен к выходу второго элемента задержки , а пр мой выход - к входу сии хронизацни первого триггера, инверсный выход и S-вход второго триггера подключены к информационному входу блока пам ти , второй элемент ИЛИ, входы которого подключены к выходу первого элемента за0 держки и первому выходу генератора импульсов соответственно, а выход - к входу счетчика и к R-входу второго триггера, третий элемент задержки, выход которого подключен к входу записи блока пам ти, первый выход генератора импульсов подклю5 чем к R-входу первого триггера, второй выход генератора импульсов подключен к входу синхронизации второго триггера и к входу третьего элемента задержки.This goal is achieved by the fact that in a device for inputting information containing a defifter, a multiplexer connected via a matrix of switching elements to the outputs of the first group of the decoder, a counter whose outputs are connected to the inputs of the decoder and address inputs of the multiplexer and are the information outputs of the device, the first trigger whose output is the output of the device tracking signal, the first delay element, whose input is connected to the multiplexer output, and the pulse generator, is entered into a memory block, ad The integral inputs of which are connected to the outputs of the counter, and the output to the D input of the first trigger, a group of multiplexers, whose information inputs are connected to the outputs of the second group of the decoder through the matrix of switching elements, and the address inputs to the outputs of the counter, the first element OR, the Kotoporo inputs are connected to the multiplexer outputs, the second delay element, the input of which is connected to the output of the first And / lil element, the second trigger D input of which is connected to the output of the second delay element, and the direct output - to the input of this chronicle of the first trigger The mountain, the inverse output and the S input of the second trigger are connected to the information input of the memory unit, the second OR element, whose inputs are connected to the output of the first delay element and the first output of the pulse generator, respectively, and the output to the counter input and to the R input of the second trigger, the third delay element, the output of which is connected to the recording input of the memory unit, the first output of the pulse generator connected to the R input of the first trigger, the second output of the pulse generator connected to the synchronization input of the second trigger and the third input its delay element.
На фиг. 1 .представлена структурна электрическа схема преллагаемого устройства; па фиг. 2 --временна диаграмма серий им 1уль1,-оп с первого и второго выходов узла син.хронизации.FIG. 1. Represents a structural electrical circuit of the proposed device; pas figs. 2 - time diagram of the series named 1ul1, -op from the first and second outputs of the synchronization node.
Устройство содержит матрицу элементов коммутации, состо щую из столбцов I-8, дешифратор 9, мультиплексоры 10-13, первый элемент ИЛИ 14, третий элемент 15 задержки, блок 16 пам ти, счетчик 17, с выходов которого снимаетс сформированный код, второй элемент 18 задержки,The device contains a matrix of switching elements consisting of columns I-8, a decoder 9, multiplexers 10-13, the first element OR 14, the third delay element 15, a memory block 16, a counter 17, from the outputs of which the generated code is removed, the second element 18 delays,
второй 19 и первый 20 триггеры, с выхода 21 которого снимаетс сигнал, сопровождаюший сформированный код, первый элемент 22 задержки, второй элемент ИЛИ 23, генератор 24 импульсов, на первом выходе 25 которого поступает сери импульсов С1, the second 19 and first 20 triggers, from the output 21 of which the signal accompanying the generated code is removed, the first delay element 22, the second element OR 23, the pulse generator 24, the first output 25 of which receives a series of pulses C1,
г а на втором выходе 26 - сери импульсо С2.g and at the second exit 26 - a series of pulses C2.
Дл элементов коммутации столбцов I-5 сохран етс режим работы, обеспечиваемый известными устройствами.For column switching elements I-5, the mode of operation provided by known devices is maintained.
Столбцы 6--8 содержат элементы ком0 мутации, при каждом замыкании контак-. тов которых формируютс соответствуюшие коды без необходимости предварительного размыкани контактов коммутационных элементов , замкнутых ранее. Устройство работает следующим обра5 зом.Columns 6--8 contain elements of a commutation, with each closure of contact-. The codes of which form the corresponding codes without the need for preliminary opening of the contacts of the switching elements that were previously closed. The device works as follows.
Импульсы серии С1 первого выхода 25 генератора 24 импульсов через второй элемент ИЛИ 23 поступают на вход счетчика 17, срабатывающего по положительному перепаду напр жени на его входе. Сигналы с выхода счетчика 17 поступают на входы дешифратора 9, формирую1цего сигналы опроса вертикальных шин матрицы элементов коммутации, на адресн. ,е входы мультиплексоров обеспечива опрос гориPulses of the C1 series of the first output 25 of the generator 24 pulses through the second element OR 23 are fed to the input of the counter 17, which is triggered by a positive voltage drop at its input. The signals from the output of the counter 17 are fed to the inputs of the decoder 9, forming the polling signals of the vertical buses of the matrix of switching elements, to the address. , e multiplexer inputs providing polling burn
зонтальных шин матрицы, и на адресные horizontal tires of the matrix, and addressable
1 входы блока 16 пам ти. Каждому элементу коммутации соответствует определенное состо ние счетчика -17 и чейка с определенным адресом в блоке 16 пам ти. Если не замкнут ни один коммутационный элемент, триггеры 19 и 20 посто нно сброшены, во всей чейке блока 16 пам ти единичным уровнем серии С2 занисаны единичные сигналы с инверсного выхода второго триггера 19. При замыкании контактов одного из элементов коммутации столбцов 6-8, после установки счетчика 17 в соответствующее этому элементу коммутации состо ние, на выходе одного из мультиплексоров 11 -13 по витс единичный сигнал, который через первый элемент ИЛИ 14 и второй элемент 18 задержки по витс на D-входе второго TpTirrepa 19, после чего положительным перепадом импульса серии- С2 с выхода 26 генератора импульсов 24 второй триггер 19 взведетс , так как на его R-входе в это врем присутствует единичный сигнал с выхода второго элемента ИЛИ 23, обусловленный единичным уровнем серии С1 на входе указанного элемента. Взвод второго триггера 19 обуславливает по вление на входе синхронизации первого триггера 20 положительного перепада напр жени , по которому первый триггер 20 взводитс , так как на его D-входе в это врем присутствует единичный сигнал с выхода блока1 inputs of memory block 16. Each switching element corresponds to a specific counter state -17 and a cell with a specific address in memory block 16. If no switching element is closed, the triggers 19 and 20 are constantly reset, in the whole cell of memory block 16, unit signals of the C2 series are occupied by single signals from the inverse output of the second trigger 19. When the contacts of one of the switching elements of columns 6-8 are closed, after setting the counter 17 to the state corresponding to this switching element, at the output of one of the multiplexers 11-13 a single signal is received, which through the first element OR 14 and the second delay element 18 is connected to the D input of the second TpTirrepa 19, after which the positive With the differential pulse of the series-C2 from the output 26 of the pulse generator 24, the second flip-flop 19 is cocked, since its R-input at this time contains a single signal from the output of the second element OR 23, due to the unit level of the C1 series at the input of the specified element. The cocking of the second flip-flop 19 causes a positive voltage drop at the synchronization input of the first flip-flop 20, at which the first flip-flop 20 is cocked, since at its D input there is a single signal from the block output
16пам ти, а на его R-входе - единичный уровень серии С1. Взвод первого триггера 20 приводит к по влению на выходе 21 устройства сигнала сопровождени , разрешающего приемнику информации прин ть код элемента коммутации со счетчика 17. После взвода второго тр иггера 19 и первого триггера 20 единичный уровень серии С2 через; третий элемент задержки 15 по витс на входе записи блока 16 пам ти, в который по адресу, соответствующему замкнутому;16, and its R-input is the unit level of the C1 series. The charging of the first flip-flop 20 leads to the appearance of a tracking signal at the output 21 of the device, allowing the receiver to receive the switching element code from counter 17. After the charging of the second switch 19 and the first flashing switch 20, the unit level of the C2 series goes through; the third delay element 15 is set at the input of the recording of the memory block 16, to which at the address corresponding to the closed one;
; элементу коммутации, записываетс нуле-; вой сигнал с инверсного выхода взведеиного второго триггера 19. Третий элемент 15 задержки обеспечивает задержку по в-; лени на О входе первого триггера 20 ну-4 .левого сигнала с выхода блока 16 пам ти на врем , необходимое дл надежного вдвода этого триггера. Триггеры 19 и 20,сбрасываютс нулевым уровнем серии ймпуль сов С1.; the switching element is written zero; a signal from the inverted output of the cocked second trigger 19. The third delay element 15 provides a delay in; The first signal is from the output of the memory block 16 for the time needed to reliably re-in this trigger. Triggers 19 and 20 are reset by the zero level of the C1 series.
При последующих установках счетчикаWith subsequent meter installations
17в состо ние, соответствующее ранее замк-. элементу коммутации, второй три;17v state corresponding to the previous lock-. switching element, the second three;
гер 19 будет каждый раз взвбДитьс , первый триггер 20 при этом не будет взводитьс , так как на его D-входе в это врем присутствует записанный ранеенулевой .сигнал.Ger 19 will be set every time; the first trigger 20 will not be cocked at this time, since at its time there is a recorded early zero zero signal at its D input.
5 Так как счет1жк 17 продолжает счет и производитс посто нный опрос матрицы элементов коммутации при замыкании контактов очередных элементов коммутации столбцов 6-8 описанный процесс повтор етс и вырабатываютс очередные коды.5 Since the counting register 17 continues counting and a continuous interrogation of the matrix of switching elements is performed when the contacts of the next switching elements of columns 6 to 8 are closed, the described process is repeated and successive codes are generated.
0 При размыкании ранее замкнутых контактов коммутационных элементов при установке счетчика 17 в состо ни , соответствующие этим коммутационным элементам , второй трип ер 19 не взводитс и в чейки блока 16 пам ти с адресами, соответствующими элементам коммутации с разомкнутыми контактами, записываютс единичные сигналы.0 When previously closed contacts of the switching elements are opened, when counter 17 is installed in the state corresponding to these switching elements, the second trip 19 is not cocked and single signals are written into the cells of the memory block 16 with addresses corresponding to the switching elements with open contacts.
Таким образом, обеспечиваетс выработка кодов при замыкании контактов лю0 бого количества элементов коммутации столбцов 6-8.Thus, the generation of codes is achieved when the contacts of any number of switching elements of columns 6–8 are closed.
Первый и второй элементы 18 и 22 задержкч служат дл предотвращени ощибочных срабатываний второго триггера 1 и ошибочных изменений состо ни счет5 чика 17 под воздействием п.омех. Защита от помех обеспечиваетс также выбором периода полного цикла счетчика 17, превы;шающим врем дребезга. Построение клавишного пульта на базе,, П1)едлагаемого устройства позвол ет cy-jThe first and second elements 18 and 22 of the delay serve to prevent the triggering of the second flip-flop 1 and the erroneous changes in the state of the counter 17 under the influence of the hub. Protection against interference is also provided by selecting the period of the complete cycle of the counter 17, exceeding the bounce time. The construction of the keypad on the base ,, П1) of the supplied device allows cy-j
0 щественно .повысить производительность тру0 significantly. Increase productivity
да оператора при вводе массивов инфор .мации Кроме того, эксплуатационные ха рактеристики устройства повышаютс поYes, the operator when entering arrays of information. In addition, the operational characteristics of the device are increased by
сравнению с существующими за счет того,compared with existing due to the fact
что неисправность одного или несколькихthat a malfunction of one or several
5 коммутационных элементов, при которой их5 switching elements at which their
контакты остаютс посто нно замкнутыми,the contacts remain permanently closed,
не приводит к блокированию всех клавиш,does not block all keys,
что существенно уменьшает врем поискаwhich significantly reduces search time
неисправности.malfunction.
rt Обеспечение выполнени устройства не0J- .rt Ensuring that the device is non-0J-.
зависимости формировани кодов клавишами от состо ни других клавиш только в пределах группы клавиш пульта, предназначенных дл ввода алфавитно-щфровой информации, позвол ет сэкономить обо5 рудование без снижени производительности труда оператора при наборе информации.the dependence of the formation of codes by keys on the state of other keys only within the group of keys of the console intended for entering alphanumeric information allows saving equipment without reducing the operator's productivity in typing information.
иг,1i, 1
Фиг.FIG.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823506742A SU1068922A1 (en) | 1982-10-27 | 1982-10-27 | Information input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823506742A SU1068922A1 (en) | 1982-10-27 | 1982-10-27 | Information input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1068922A1 true SU1068922A1 (en) | 1984-01-23 |
Family
ID=21034105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823506742A SU1068922A1 (en) | 1982-10-27 | 1982-10-27 | Information input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1068922A1 (en) |
-
1982
- 1982-10-27 SU SU823506742A patent/SU1068922A1/en active
Non-Patent Citations (1)
Title |
---|
1. За вка FR До 2219462, кл. G 06 F 3/02, 1974. 2. Авторское свидетельство СССР . № 669350, кл. G 06 F 3/02, 1978 (прото154) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1068922A1 (en) | Information input device | |
SU1151945A1 (en) | Information input device | |
SU1529293A1 (en) | Device for shaping test sequence | |
SU634288A1 (en) | Arrangement for statistic testing | |
SU841061A1 (en) | Storage unit testing device | |
SU717756A1 (en) | Extremum number determining device | |
SU1591076A2 (en) | Device for checking ram units | |
SU1167660A1 (en) | Device for checking memory | |
SU1259270A1 (en) | Device for checking digital units | |
SU736117A1 (en) | Arrangement for determining stationary and unstationary portions of random process | |
SU943691A1 (en) | Data input device | |
SU1291994A1 (en) | Interface for linking computer with communication channel | |
SU1319017A1 (en) | Information input device | |
SU1444744A1 (en) | Programmable device for computing logical functions | |
SU1267426A2 (en) | Device for entering information from two-position transducers | |
SU1501023A1 (en) | Data input device | |
SU650071A1 (en) | Device for group cimpensatiob of binary numbers | |
SU987613A1 (en) | Information input device | |
SU1010632A1 (en) | Test-setting device | |
SU1437974A1 (en) | Generator of pseudorandom sequences | |
SU1136169A1 (en) | Device for testing check of digital units | |
SU1084901A1 (en) | Device for checking memory block | |
SU433627A1 (en) | DEVICE FORMATION OF PULSE SEQUENCES | |
SU1104589A1 (en) | Device for checking writing information in programmable memory units | |
SU741321A1 (en) | Read-only storage |