SU1062888A1 - Device for receiving phase-shift keyed signals - Google Patents
Device for receiving phase-shift keyed signals Download PDFInfo
- Publication number
- SU1062888A1 SU1062888A1 SU823431210A SU3431210A SU1062888A1 SU 1062888 A1 SU1062888 A1 SU 1062888A1 SU 823431210 A SU823431210 A SU 823431210A SU 3431210 A SU3431210 A SU 3431210A SU 1062888 A1 SU1062888 A1 SU 1062888A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inverter
- selector
- phase
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ ПРИЕМА ФАЗОМАННПУЛНРОВАННЫХ СИГНАЛОВ, содержащее первый фазовый детектор, первый вход которого соединен с входом умножител , выход которого через последовательно соединенные фильтр и делитель частоты подключен к входу фазовращател , выход которого, соединен с первым входом второго фазового детектора и с входом линии задержки, выход которой соединен с вторым входом второго фазового детектора, выход которого соединен с входом порогового блока, выход которого подключен к входу первого триггера, отличающеес тем, что, с целью повыиени достоверности , введены второй триггер, инвертор и селектор, первьп вход которого соединен с выходом фазовращател и с вторым входом первого фазового детектора, выход которого соединен с вторым входом селектора, ,, выход которого подключен к первому S входу инвертора, выход которого сое (Л динен с входом второго триггера, причем выход первого триггера подключен к второму входу инвертора.1. A DEVICE FOR RECEIVING PHASE-MANAGED SIGNALS containing a first phase detector, the first input of which is connected to the input of a multiplier, the output of which is connected through an serially connected filter and frequency divider to the input of the phase shifter, the output of which is connected to the first input of the second phase detector and to the input of the delay line The output of which is connected to the second input of the second phase detector, the output of which is connected to the input of the threshold unit, the output of which is connected to the input of the first trigger, characterized in that that, in order to improve the reliability, a second trigger, an inverter and a selector are introduced, the first input of which is connected to the output of the phase shifter and to the second input of the first phase detector, the output of which is connected to the second input of the selector, the output of which is connected to the first S input of the inverter, output which soy (L dinen with the input of the second trigger, and the output of the first trigger is connected to the second input of the inverter.
Description
2. Устройство по П.1, отличающеес тем, что селектор содержит элемент И, элемент ИЛИ, элемент НЕ, пороговый блок, два дифференцирующих элемента, два усилител и ключ, первый вход которого соединен с выходом элемента И, перп вый вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом первого дифференцирующего элемента, с вторым входом элемента ИЛИ и с вторым входом ключа, причем второй вход элемента И подключен к выходу, порогового блока, вход которого соединен с. выходом второго дифференцирующего элемента, вход которого соединен с выходом первого усилител , а вход первого дифференцирующего элемента подключен к выходу второго усилител , вход которого вл етс вторым2. A device according to Claim 1, characterized in that the selector contains an AND element, an OR element, an NO element, a threshold unit, two differentiating elements, two amplifiers and a key, the first input of which is connected to the output of the AND element, the first input of which is connected to the output of the OR element, the first input of which is connected to the output of the NOT element, the input of which is connected to the output of the first differentiating element, with the second input of the OR element and the second input of the key, the second input of the AND element connected to the output of the threshold unit, the input of which is connected to. the output of the second differentiating element, the input of which is connected to the output of the first amplifier, and the input of the first differentiating element connected to the output of the second amplifier, the input of which is the second
входом селектора, первым входом кот рого вл етс вход первого усилител , выходом селектора вл етс выхо ключа.the input of the selector, the first input of which is the input of the first amplifier, the output of the selector is the output of the switch.
3. Устройство по П.1, отличающеес тем, что инвертор содержит два элемента НЕ, два элемета ИЛИ, входы которого соединены с выходами первого и второго элементов И, первые входы которых сс динены с выходами соответственно первого и второго элементов UE, вход первого элемента НЕ соединен с вторым входом второго элемента И, второй вход,первого элемента И соединен с входом второго элемента НЕ и вл етс вторым входом инвертора, первым входом которого вл е тс вход первого элемента НЕ, БЫХОДОМ инвертора вл етс выход элемента ИЛИ.3. The device according to claim 1, characterized in that the inverter contains two elements NOT, two elements OR, whose inputs are connected to the outputs of the first and second elements AND, the first inputs of which are connected to the outputs of the first and second elements of the UE, the input of the first element NOT connected to the second input of the second element AND, the second input of the first element AND connected to the input of the second element NOT and is the second input of the inverter, the first input of which is the input of the first element NOT, the INPUT OF the inverter is the output of the OR element.
Изобретение относитс к электр св зи и может быть использовано дл когерентной обработки фазоманипулированных сигналов. Известно устройство дл детектировани сигналов фазовой манипул ции, содержащее последовательно соединенные перемножитель, фильтр регулирующий Элемент и гетеродин, первый выход которого соединен с входом фазовращател , выход кото рого подключен к первому входу фа вого дискриминатора, второй вход которого соединен с первым входом фазового детектора, выход которого соединен с первым входом перемножител , второй вход которого подключен к выходу фазового дискриминатора , причем второй выход гетеро дина соединен с вторым входом фазового детектора ij . Недостатком этого устройства в л етс недостаточна помехоустойчи вость детектировани сигналов фазовой манипул ции. Наиболее близким техническим решением к изобретению вл етс устройство дл приема фазоманипулированных сигналов, содержащее первый фазовый детектор, первый В1ХОД которого соединен с входом умножител , выход которого, через последовательно соединенные фильтр и делитель частоты подключен к входу фазовршиател , выход которого соединен с первым входом второго фазового детектора и с входом линии задержки, выход которой соединен с вторым входом второго фазового детектора, выход которого соединен с входом порогового блока, ВЕлход которого подключен к входу первого триггера 2 . Однако известное устройство обладает низкой достоверностью. Цель изобретени - повышение достоверности. Поставленна цель достигаетс тем, что в устройство дл приема фазоманипулированных сигналов, содержащее первый фазовый детектор/ первый вход которого соединен с входом умножител , выход, которого через последовательно соединенные фильтр и делитель частоты подключен к. входу фазовращател , выход которого соединен с первым входом второго фазового детектора и с входом линии задержки, вы- ход которой соединен с вторы входом второго фазового детектора, выход которого соединен с входом порогового блока, выход которого подключен к входу первого триггера , введены второй риггер, инвертор и селектор, первый вход которого сое,цинен с выходом фазовращател и с вторым входом первого фазового детектора, выход которого соединен с вторым входом селектора, выход которого подключен к первому входу инвертора, выход которого соединен с входом второго триггера, причем выход первого триггера подключен к второму входу инвертора. При этом селектор содержит элемент И, элемент ИЛИ, элемент НЕ, пороговый блок, два дифференцирующих элемента, два усилител и ключ, первый вход которого соединей с выходом элемента И, первый вход которого соединен с выходом : лемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом первого дифференцирующего элемента, с вторым входом элемента ИЛИ и с вторым входом ключа, причем второй вход элемента И подключен к выходу порогового блока, вход которого соеди нен с выходом второго дифференцирую щего элемента, вход которого соединен с выходом первого усилител , а вход первого дифференциру1эщего эл мента подключен к выходу второго ус лител , вход которого вл етс вторым входом селектора, первым входом которого вл етс вход первого усилител , выходом селектора вл етс выход ключа. Кроме того, инвертор содержит дв элемента НЕ, два элемента И и элеме ИЛИ, входы которого соединены с выходами первого и второго элементов И, первые входы которых соединены с выходами соответственно первого и второго элементов НЕ, вход первого элемента НЕ соединен с вторым вх дом второго элемента И, второй вход первого элемента И соединен с входо второго элемента НЕ и вл етс вторым входом инвертора, первым входом которого вл етс вход первого элемента НЕ, выходом инвертора вл етс выход элемента ИЛИ. На фиг.1 изображена блок-схема предлагаемого устройства) на фиг.2блок-схема селектора; на фиг.3 блок-схема инвертора} на фиг.4 временные диаграммы. Устройство дл приема фазоманипу лированных сигналов содержит умножитель 1, фильтр 2, делитель 3 частоты , фазовращатель 4, инвертор 5, триггеры б и 7, пороговый блок 8, .линию 9 задержки, фазовые детекторы 10 и 11, селектор 12, Селектор содержит усилители 13 и 14, дифференцирующие элементы 15 и 16, элемент ИЛИ 17, элемент НЕ 18, элемент И 19, пороговый блок 20, ключ 21. Инвертор содержит элементы НЕ 22 и 23, элемент И 24 и 25, элемент i ИЛИ 26. Устройство работает следующим образом. Входной сигнал поступает на втор вход фазового детектора 10 и «а вхо умножител 1. На выходе фазовращате 4 формируетс сигнал S (фиг., а на виходе триггера 7 долучают сигнал 3 фиг.4в). Импульсы S- определ ют моменты переключени пол рностей выходных сигналов селектора 12. С выхода фазовращател 4 опорное колебание также подаетс на второй вход фазового детектора 10, выходное напр жение которого э, (фиг. 4д) , Селектор 12 тактовых моментов времени пропускает выходной сигнал фазового детектора 10 на инвертор 5 только в тактовые моменты времени. Поэтому на выходе селектора 12 формируетс сигнал 5 (фиг.4е) , состо щий.из жестко прив занных к тактовым моментам времени коротких информационных импульсов. В период между тактовыми импульсами, т.е. на длительности элементарной посылки, выходные сигналы фазового детектора 10 через селектор 12 не пропускаютс , что устран ет искажени типа дробле1НИЯ ВЫХОДНЫЕ посылок. Последовательность иг-тульсов Sj (фиг. 4в) с выхода триггера 7 подаетс на второй вход инвертора 5. Пусть дл определенности в момент времени to обратной работы не наблюдалось , поэтог.1у инверсии входного сигнала инвертора 5 не происходит Г триггер 7 находитс в исходном состо нии , вследствие чего импульс про- ; ходит на вход триггера 6, вызыва его срабатывание. В момент времениtf происходит перескок фазы опорного колебани и триггер 7 выдает импульс на второй вход инвертора 5, который измен ет пол рность входных информационных сигналов во все последующие моменты времени (тактовые моменты времени до момер1та времени 1-2 , когда следующим импульсом от триггера 7 инвертор 5 возвратитс в первоначальное состо ние и т.д. В результате на выходе инвертора 5 получают сигнал 5-J (фиг. 4ж) , поступающий на вход триггера 6, формирующего на выходе устройства информационную паследовательностьЗд (фиг. 4з) , coisпадающую с переданной. Работает селектор 12 следующим образом. На второй вход селектора 12 подаетс сигнал с выхода фазового детектора 10, который усиливают до определенной величины (коэффициент усилени определ етс параметрами дифференцирующего элемента 15 ) и дифференцируют . Коэффициент усилени выбирают исход из требований к длительности выходных импульсов дифференцирующих элементов 15 и 16. Длительность же данных импульсов определ етс стабильностью характеристик элементов устройства, скоростью манипул ции и т.д. Пол рность выходных импульсов дифференцирующего элемента15 может быть как положительной, так и отрицательной. С помощью эле .мента НЕ 18 и элемента ИЛИ их преобразуют в положительные, из которых на первый вход ключа 21 через элемент И 19 пропускают только импульсы , врем поступлени которых на первый вход элемента И 19 совпадает с временем поступлени импульсов на второй вход, которые формируют следующим образом. Опорное колебание, поступающее на второй вход селектора 12, с помощью усилител 14 и дифференцирующего элемента 16 преобразуетс (аналогично рассмотренному случаю) в последовательность положительных и отрицательных импульсов, из которых пороговый блок 20 пропускает на второй вход элемента И 19 только импульсы положительной пол рности определ ющие тактовые моменты времени .The invention relates to telecommunications and can be used for coherent processing of phase-shifted signals. A device for detecting phase-shift keying signals is known, comprising a series-connected multiplier, a filter regulating element and a local oscillator, the first output of which is connected to the input of the phase shifter, the output of which is connected to the first input of the first discriminator, the second input of which is connected to the first input of the phase detector, the output which is connected to the first input of the multiplier, whose second input is connected to the output of the phase discriminator, and the second output of the heterodyne is connected to the second input of the phase detector ij. A disadvantage of this device is the lack of interference immunity of detecting phase shift keying signals. The closest technical solution to the invention is a device for receiving phase-shifting signals, comprising a first phase detector, the first B1 INPUT of which is connected to the input of a multiplier, the output of which is connected to the input of a phase switch, which is connected to the first input of the second phase through a serially connected filter and frequency divider. detector and the input of the delay line, the output of which is connected to the second input of the second phase detector, the output of which is connected to the input of the threshold unit connected to the input of the first flip-flop 2. However, the known device has low reliability. The purpose of the invention is to increase credibility. The goal is achieved in that the device for receiving phase-managed signals, containing the first phase detector / first input of which is connected to the input of the multiplier, the output of which is connected through the serially connected filter and frequency divider to the input of the phase shifter, the output of which is connected to the first input of the second phase detector and with the input of the delay line, the output of which is connected to the second input of the second phase detector, the output of which is connected to the input of the threshold unit, the output of which is connected to the input of a second trigger, a second rigger, an inverter and a selector are introduced, the first input of which is soy, zinen with the output of the phase shifter and with the second input of the first phase detector, the output of which is connected to the second input of the selector, the output of which is connected to the first input of the inverter whose output is connected to the second input trigger, and the output of the first trigger is connected to the second input of the inverter. In this case, the selector contains the element AND, the element OR, the element NOT, the threshold unit, two differentiating elements, two amplifiers and a key, the first input of which is connected to the output of the element AND, the first input of which is connected to the output of the element OR, the first input of which is connected to the output an NOT element whose input is connected to the output of the first differentiating element, to the second input of the OR element and to the second input of the key, the second input of the AND element connected to the output of the threshold unit, whose input is connected to the output of the second differentiating lementa having an input connected to the output of the first amplifier and the input of the first differentsiru1eschego el ment connected to the output of the second yc divisor whose input is the second input of the selector, the first input of which is the input of the first amplifier, the output of the selector is the output key. In addition, the inverter contains two elements NOT, two elements AND and elements OR, whose inputs are connected to the outputs of the first and second elements AND, the first inputs of which are connected to the outputs of the first and second elements, respectively, the input of the first element is NOT connected to the second input of the second AND element, the second input of the AND element is connected to the input of the second element and is the second input of the inverter, the first input of which is the input of the first element, the output of the inverter is the output of the OR element. Figure 1 shows the block diagram of the device) fig.2block diagram of the selector; in Fig.3 the block diagram of the inverter} in Fig.4 timing diagrams. A device for receiving phase-mapped signals contains multiplier 1, filter 2, frequency divider 3, phase shifter 4, inverter 5, triggers b and 7, threshold unit 8, delay line 9, phase detectors 10 and 11, selector 12, the selector contains amplifiers 13 and 14, differentiating elements 15 and 16, the element OR 17, the element NOT 18, the element And 19, the threshold unit 20, the key 21. The inverter contains the elements NOT 22 and 23, the element And 24 and 25, the element i OR 26. The device works as follows in a way. The input signal arrives at the second input of the phase detector 10 and the input of the multiplier 1. At the output of the phase shifter 4, a signal S is generated (Fig., And on the trigger input 7, the signal 3 of fig.4b is received). S-pulses determine the switching times of the polarity of the output signals of the selector 12. From the output of the phase shifter 4, the reference oscillation is also fed to the second input of the phase detector 10, the output voltage of which is e, (fig. 4e), the selector 12 clock points of time passes the output signal of the phase detector 10 to inverter 5 only at the clock points in time. Therefore, at the output of the selector 12, a signal 5 is generated (Fig. 4e), consisting of short information pulses rigidly attached to clock points in time. In the period between clock pulses, i.e. on the duration of the elementary parcel, the output signals of the phase detector 10 are not passed through the selector 12, which eliminates the type 1 crushed distortion of the OUTPUT packages. The sequence of ig pulses Sj (Fig. 4c) from the output of the trigger 7 is fed to the second input of the inverter 5. Suppose for definiteness at the instant of time to reverse the operation was not observed, poetog.1 inversion of the input signal of the inverter 5 does not occur G trigger 7 is in the initial state Nii, resulting in a momentum pro-; walks to trigger input 6, causing it to fire. At the time tf, the phase of the reference oscillation jumps and the trigger 7 outputs a pulse to the second input of the inverter 5, which changes the polarity of the input information signals at all subsequent points in time (clock points up to 1-2 time, when the next pulse from trigger 7 inverter 5 will return to the initial state, etc. As a result, the output of the inverter 5 receives a signal 5-J (Fig. 4g), which enters the input of the trigger 6, which forms the information sequence of the device (Fig. 4h), co-falling out The transmitter 12 operates as follows: The second input of the selector 12 is given a signal from the output of the phase detector 10, which is amplified to a certain value (the gain is determined by the parameters of the differentiating element 15) and differentiated. The gain is chosen based on the output duration requirements pulses of the differentiating elements 15 and 16. The duration of these pulses is determined by the stability of the characteristics of the elements of the device, the speed of manipulation, etc. The polarity of the output pulses of the differentiating element 15 can be either positive or negative. With the help of the HE element 18 and the element OR, they are transformed into positive ones, of which only pulses are passed to the first input of the key 21 through the element 19, the arrival time of which at the first input of the element 19 coincides with the time of arrival of the pulses at the second input, which form in the following way. The reference oscillation supplied to the second input of the selector 12, with the help of amplifier 14 and differentiating element 16, is converted (as in the case considered) into a sequence of positive and negative pulses, of which the threshold unit 20 passes to the second input of the element 19 only positive polarity pulses clock points of time.
Таким образом, на первый вход ключа 21 подаютс импульсы положительной пол рности только в те тактовые моменты времени, когда происходит смена пол рности выходных сигналов фазового детектора 10. Следовательно, импульсы положительной и отрицательной пол рности , определ ющие не все моменты времени смены пол рности (а только в тактовые отсчеты выходного сигнала фазового детектора 10, через ключ 21 подаютс на выход селектора 12,Thus, the first input of the key 21 is supplied with pulses of positive polarity only at those clock points in time when the polarity of the output signals of the phase detector 10 changes. Therefore, the pulses of positive and negative polarity determine not all the moments of polarity change ( But only in the clock samples of the output signal of the phase detector 10, through the switch 21, is fed to the output of the selector 12,
Инвертор работает cлeдyющи I образом .Inverter works in the following way.
Первые вход и выход инвертора 5импульсные . Второй вход - потенциальный . Входные импульсы по первфиг .2The first input and output of the inverter 5-pulse. The second entry is potential. Input pulses per first .2
му входу инвертора 5 без изменени проход т на выход в случае, когда Hji втором входе инвертора 5 отсутствует посто нное напр жение (присутствует логический нуль1 , и инвертируетс в случае, когда на втором входе присутствует посто нЕюе напр жение (логическа единица ) триггер 6 осуществл ет преобразование коротких информационных импульсов, поступающих с выхода инвертора, в выходные посылки.In the inverter 5, the input without change is passed to the output when Hji has no constant voltage to the second input of inverter 5 (logical zero1 is present, and inverted if the second input has a constant voltage (logical unit) trigger 6 em converts short information pulses from the output of the inverter into output packages.
Таким образом, компенсаци скачкообразных изменений фазы опорного колебани (т.е. обратной работы , вызванных нестабильностью вьц1,елени опорного колебани , осуществл етс в нем не за счет возвращени фазы опорного колебани в исходное сос то ние (как в известном устройстве, причем реализуетс с помощью манипул тора , инерционность которого вместе с переходными процессами, сопровождающими возвращение фазы опорного колебани в первоначальное состо ние , обусловли1вают низкое качество приема), а на основе соответствующего изменени пол рности выходных сигналов фазового детектора 10.Thus, the compensation of discontinuous changes in the phase of the reference oscillation (i.e., the reverse operation caused by the instability of the e1), the reference oscillation, does not take place in it due to the return of the phase of the reference oscillation to the original state (as in the known device, and with the help of a manipulator, the inertia of which, together with the transition processes accompanying the return of the phase of the reference oscillation to the initial state, causes a poor reception quality, and on the basis of a corresponding change ol polarity of the output signals of the phase detector 10.
Техническое преимущество изобретени по сравнению с известным заключаетс в том, что исключен манипул тор , обладающий инерционностью и обуславливающий наличие переходных процессов при возвращении фазы опорного колебани , в исходное состо ние .The technical advantage of the invention in comparison with the known one is that the manipulator having inertia and causing the presence of transients when the phase of the reference oscillation returns to its initial state is excluded.
Целесообразно использовать уст .ройство дл приема фазоманипулированВ1ЫХ сигналов в высокоскоростных сис .темах передачи дискретной информацииIt is advisable to use a device for receiving phase-shift keyed signals in high-speed systems for transmitting discrete information.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823431210A SU1062888A1 (en) | 1982-04-30 | 1982-04-30 | Device for receiving phase-shift keyed signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823431210A SU1062888A1 (en) | 1982-04-30 | 1982-04-30 | Device for receiving phase-shift keyed signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1062888A1 true SU1062888A1 (en) | 1983-12-23 |
Family
ID=21009435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823431210A SU1062888A1 (en) | 1982-04-30 | 1982-04-30 | Device for receiving phase-shift keyed signals |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1062888A1 (en) |
-
1982
- 1982-04-30 SU SU823431210A patent/SU1062888A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Петрович Н.Т. Передача дискретной информации в каналах с фазовой манипул цией. М. , Советское радио, 1965. с. 49. 2. Авторское свидетельство СССР № 511716, кл. Н 04 I 7/02, 1974 (прототип) . * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
| US4634987A (en) | Frequency multiplier | |
| SU1062888A1 (en) | Device for receiving phase-shift keyed signals | |
| US3987427A (en) | Doppler detection device with phase shift means to inhibit false alarms | |
| US5450032A (en) | FSK data demodulator using mixing of quadrature baseband signals | |
| SU468386A1 (en) | Device for receiving signals with phase shift keying | |
| SU1054920A1 (en) | Device for automatic registering of telegraph messages | |
| US3783389A (en) | Median frequency generator | |
| SU809644A1 (en) | Phase-manipulated signal transmitting and receiving device | |
| SU758480A1 (en) | Band-pass filter | |
| SU1601775A1 (en) | Demodulator of frequency-manipulated signals | |
| SU482022A1 (en) | Device for receiving signals with group synchronization by the method of rotating phase | |
| SU720779A1 (en) | Digital frequency detector | |
| RU2227920C1 (en) | Device for measuring accelerations | |
| SU428523A1 (en) | PHASE DETECTOR | |
| RU1823146C (en) | Device for receiving discrete signals | |
| SU1021007A2 (en) | Discrete phasing device | |
| RU1774515C (en) | Demodulator of frequency-modulated signals | |
| SU1451872A1 (en) | Discrete signal transceiver | |
| SU919146A1 (en) | Frequency-phase shift keyer | |
| RU1817250C (en) | Phase-modulated signal demodulator | |
| SU1124424A1 (en) | Pulse frequency-phase discriminator | |
| RU1841012C (en) | Device for identifying chirp signals | |
| SU1243153A2 (en) | Device for reception of phase-shift keyed signals | |
| RU1823147C (en) | Phase-modulated signal detector |