SU1062709A1

SU1062709A1 - Microprogram control units

Info

Publication number: SU1062709A1
Application number: SU823494633A
Authority: SU
Inventors: Сергей Николаевич Ткаченко; Вячеслав Сергеевич Харченко; Григорий Николаевич Тимонькин; Сергей Петрович Козий
Original assignee: Харьковское Высшее Военное Командно-Инженерное Училище Им.Маршала Советского Союза Крылова Н.И.
Priority date: 1982-09-27
Filing date: 1982-09-27
Publication date: 1983-12-23

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММ , содержащее регистр микрокоманд , дешифратор адреса, блок пам ти , генератор тактовых импульсов, элемент И, элемент задержки, блок элементов И и триггер управлени , причем единичный выход триггера управлени соединен с первым входом элементами, второй вход которого соединен .с выходом генератора тактовых импульсов, выход элемента И подключен к управл ющему входу блока пам ти и через элемент задержки соединен с первым входом блока элементов И, выход регистра микрокоманд соединен с вторым входом блока -элементов И и входом дешифратора адреса, выхёд которого соединен с адресным входом блока пам ти, вход регистра микрокоманд соединен с первым информационным входом устройства, управл ющий вход устройства соединен с единичным входом триггера управлени , отличающеес тем, . что, с целью повышени достоверности контрол , в него введены перва и втора группы элементов задержки, перва и втора группы элементов ИЛИ, перва , втора и треть группы элементов И, группа триггеров состо ни ресурсов, триггер фиксации ошибки и дйа элемента ИЛИ, причем группа выходов зан ти ресурсов блока пам ти через соответствующие элементы задержки первой группы подключена к первым входам соответствующих элементов ИЛИ первой группы, группа информационных входов устройства соединена с вторыми входами соответствующих элементов ИЛИ первой группы, выходы элементов ИЛИ первой группы соединены с единичньгми входами соответствующих триггеров группы состо ни ресурсов, группа выходов освобождени ресурсов блока пам ти соединена с первыми входами соответствующих элементов И первой и второй групп и через соответствующие элемен-ф ты задержки второй группы с нулевыми (Л входами соответствующих триггеров группы состо ни ресурсов, нулевой выход каждого триггера группы состо ни ресурсов соединен с вторыми входами соответствующих элементов И g второй группы, единичный выход каждого триггера группы состо ни ресурсов соединен с первым входом соответствующего элемента И третьей группы, группа выходов зан ти ресурО ) сов блока пам ти соединена с вторыю ми входами элементов И первой и третьей групп, выходы одноименных элементов И первой, второй и третьей о со групп соединены соответственно с первым, вторым и третьим входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с соответствующими входами первого элемента ИЛИ, вы . ход которого соединен с единичным входом триггера фиксации ошибки, единичный выход которого, вл етс контрольным выходом устройства и соединен с первым входом второго элемента ИЛИ, вход пуска и останова устройства соединен соответственно с единичным входом триггера управлени и сA MICROPROGRAM MONITORING DEVICE containing a microinstructions register, an address decoder, a memory block, a clock pulse generator, an AND element, a delay element, an AND element block and a control trigger, and a single output of the control trigger is connected to the first element input, the second input of which is connected to the output of the clock generator, the output of the element And is connected to the control input of the memory unit and through the delay element connected to the first input of the block of elements And, the register output of micro-commands is connected to the second input And -elements unit and the input of the address decoder, vyhod is connected to the address input of the memory, microinstruction register input coupled to the first data input device, a control input device connected to the control input of a trigger unit, wherein. that, in order to increase the reliability of the control, it introduced the first and second groups of delay elements, the first and second groups of elements OR, the first, second and third groups of elements AND, the group of resource state triggers, the error fixing trigger and the element OR, and of the resources of the memory block resources through the corresponding delay elements of the first group are connected to the first inputs of the corresponding elements OR of the first group, the group of information inputs of the device is connected to the second inputs of the corresponding elec the OR of the first group, the outputs of the OR elements of the first group are connected to the single inputs of the corresponding triggers of the resource state group, the group of the resource free outputs of the memory block is connected to the first inputs of the corresponding AND elements of the first and second groups and through the corresponding delay elements of the second group with zero (L inputs of the corresponding triggers of the resource state group, zero output of each trigger of the resource state group is connected to the second inputs of the corresponding elements AND g of the second group, a single output of each trigger of the resource state group is connected to the first input of the corresponding element AND of the third group, a group of outputs to occupy the resources of the memory unit connected to the second inputs of the AND elements of the first and third groups, the outputs of the same elements of the first, second and second the third o from groups are connected respectively to the first, second and third inputs of the corresponding elements OR of the second group, the outputs of the elements OR of the second group are connected to the corresponding inputs of the first element OR, you. the stroke of which is connected to the single input of the error fixing trigger, whose single output is the control output of the device and connected to the first input of the second OR element, the start and stop input of the device is connected respectively to the single input of the control trigger and

Description

вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера управлени , нулевойthe second input of the second OR element, the output of which is connected to the zero input of the control trigger, is zero

выход триггера фиксации ошибки соединен с третьими входами блока элементов И.the output of the error fixing trigger is connected to the third inputs of the block of elements I.

Изобретение относитс к вычислительной технике и может быть исполь зовано в современных вычислительных системах (вс). Развитие ВС выдвигает задачу опт мального управлени и контрол распределени ресурсов этих систем. При этом под ресурсом в общем случае понимаетс программна или аппа ратна компонента (элемент системы котора может быть представлена про цессу дл его реализации. Большинство современных ВС построено на базе принципа микропрограм много управлени и поэтому вл ютс микропрограммными системами (МПС), в которых алгоритмы управлени интерпр тируютс микропрограммами. С учетом этого под ресурсом МПС можно понимать любую компоненту МПС выдел емую микропрограмме дл обеспечени ее реализации и управл емую сигналом отдельной микрооперации. Дл обеспечени заданного алгори ма функционировани МПС микропрограм ма должна быть корректна, т.е. не допускать противоречивого распреде,Ленин ресурсов, вследствие которого система не выполнит возлагаемые на нее задачи с заданным качеством. Известные методы определени тупиковых ситуаций при распределении ресурсов не дают практически приемлемых решений дл организации контрол корректности микропрограмм ij Известно устройство дл контрол микропрограмм, содержащее регистр микрокоманд, блок пам ти, генератор тактовых импульсов, триггер, логические элементы И, ИЛИ и элемент задержки 2 . - Недостатком этого устройства вл етс низка достоверность контрол , обусловленна тем, что оно не позвол ет контролировать корректность микропрограмм в динамическом режиме. Наиболее близким к предлагаемому по технической сущности и- достигаемому эффекту вл етс устройство дл обнаружени ошибочных кодов, содержащее регистр микрокоманд, дешифратор адреса вектора ресурсов, блок пам ти векторов ресурсов, генератор тактовых импульсов, элемент И элемент задержки, первый блок элементов И и триггер управлени , единичный выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И подключен к управл ющему входу блока пам ти векторов ресурсов и через элемент задержки к первому входу первого блока элементов И, второй вход которого соединен с, выходом регистра микрокоманд и входом дешифратора адреса вектора ресурсов, выход которого соединен с информационным входом блока пам ти векторов ресурсов, вход регистра микрокоманд соединен с информационным входом устройства, управл ющий вход которого вл етс единичным входом триггера управлени З . Недостатком данного устройства вл етс низка достоверность контрол корректности микропрограмм. В данном устройстве контроль корректности микрокоманд осуществл в етс путем обнаружени запрещенных кодов микрокоманд, т.е. тех, которые содержат некорректные (противоречивые ) операции над ресурсами в пределах данной микрокоманды. Будем считать, что МПС характеризуетс множеством монопольно используемых ресурсов, управл емых отдельной микрооперацией. Каждый ресурс R; может находитьс в двух состо ни х - либо свободном, либо зан том. В соответствии с этим целесообразно ввести две операции G и Р - зан ти и освобождени ресурса соответственно . Выполнение операций G и Р над ресурсом применительно к каждой микрокоманде обозначает, что применение операции зан ти к свободному ресурсу приводит к тому, что этот ресурс становитс зан тым, а применение операции освобождени к зан тому ресурсу приводит к освобождению ресурса соответственно. Операций G и Р вл ютс допустимыми или корректными. Недопустимыми или некорректными вл ютс операции зан ти зан того ресурса и освобождени свободного. Причиной существовани в микропрограмме недопустимых и некорректных операций вл етс отсутствие динамического упор дочивани в зан тииThe invention relates to computing and can be used in modern computing systems (all). The development of aircraft sets the task of the optimal management and control of the resource allocation of these systems. In this case, a resource is generally understood as a software or hardware component (an element of a system that can be presented to the process for its implementation. Most modern aircraft are built on the basis of microprogramming and a lot of control, and therefore are microprogramming systems (MPS) Interpreted by firmware. With this in mind, the MPS resource can be understood as any component of the MPS allocated to the microprogram to ensure its implementation and controlled by the signal of a separate microprocessor. In order to ensure a given algorithm for the functioning of the MPS, the microprogram must be correct, i.e. not allow an inconsistent distribution, Lenin of resources, as a result of which the system will not perform the tasks assigned to it with a given quality.The known methods for determining dead ends in the allocation of resources Practically acceptable solutions for the organization of checking the correctness of microprograms ij A device for controlling microprograms is known, which contains a register of microinstructions, a memory block, a clock pulse generator. cos, trigger, AND gates, OR 2 and delay element. - A disadvantage of this device is the low reliability of the control, due to the fact that it does not allow controlling the correctness of the firmware in a dynamic mode. The closest to the proposed technical essence and the achieved effect is a device for detecting erroneous codes, containing the register of microinstructions, the decoder of the address of the resource vector, the memory block of the resource vectors, the clock generator, the AND element of the delay element, the first block of AND elements and the control trigger whose single output is connected to the first input of the element I, the second input of which is connected to the output of the clock generator, the output of the element AND is connected to the control input of the memory block vector The resource ditch and through the delay element to the first input of the first block of elements I, the second input of which is connected to, the output of the microinstruction register and the input of the resource vector address decoder, the output of which is connected to the information input of the resource vector memory, is connected to the information input of the device The control input of which is the single input of the control trigger trigger 3. The disadvantage of this device is the low reliability of the control of the correctness of the firmware. In this device, the monitoring of the correctness of micro-instructions is carried out by detecting the forbidden codes of micro-instructions, i.e. those that contain incorrect (inconsistent) operations on resources within a given microcommand. We assume that the MPS is characterized by a multitude of monopoly resources used, managed by a separate micro-operation. Each resource is R; may be in two states, either free or busy. In accordance with this, it is advisable to introduce two operations G and P - occupy and release the resource, respectively. Performing operations G and P on a resource as applied to each micro-command indicates that applying the occupation operation to a free resource causes the resource to become occupied, and applying the release operation to a occupied resource leads to the release of the resource, respectively. The operations G and P are valid or correct. The operation of occupying a resource and releasing a free resource is invalid or incorrect. The reason for inadmissible and incorrect operations in the firmware is the lack of dynamic ordering in the occupation

и освобождени ресурсов (динамическа некорректность).and freeing up resources (dynamic incorrectness).

Кроме того, некорректной следует считать микрокоманду, если в ней одновременно предусмотрено два противоречивых воздействи (зан тие и освобождение) на один и тот же ре«сурс (статическа некорректность).In addition, a micro-command should be considered incorrect if it simultaneously provides for two contradictory effects (occupation and release) on the same DL (static incorrectness).

Важно отметить, что статическа некорректность микрокоманды вл етс ее посто нным свойством, независи мым от точек использовани микрокоманд в микропрограмме.It is important to note that the static incorrectness of micro-commands is its permanent property, independent of the points of use of micro-commands in the microprogram.

Дин амическа же некорректность микрокоманды про вл етс только тогд когда местоположение микрокоманды в микропрограмме приводит к выполнению операций в соответствии с услови ми , описанными выше. Таким образом , одна и та же динамически некорректна микрокоманда может приводить .к с иибочному управлению системой только в определенных последовательност х микрокоманд.However, the dynamic incorrectness of the micro-command appears only when the micro-command location in the microprogram leads to the execution of the operations in accordance with the conditions described above. Thus, the same dynamically incorrect microinstruction may result in the system being managed only in certain sequences of microinstructions.

Известное устройство позвол ет обнаруживать только статически некорректные микрокоманды.The known device allows detection of only statically incorrect microcommands.

Дл этого в.блок0 пам ти устройства запоминаютс биты флажков, соответствующие каждому из возможных различных кодов микрокоманд. Бит флажка имеет значение двоичной 1, если соответствующий код микрокоманды определ етс как допустимый (непротиворечивый )j дл использовани код, и двоичного О в противном случае. Микрокоманда, выполнение которой предстоит в текущем машинном цикле, временно запоминаетс в регистре, а код операции этой микрокоманды декодируетс с целью образов вани адреса блока пам ти бита флажков . По образованному адресу произво дитс обращение к блоку пам ти и считываетс бит флажка, соответствующий заполненной микрокоманде. Если при обрайцении к блоку пам ти оказываетс , что бит , соответствующий данному коду операции, вл етс двоичной 1, то в вычислительную машину .выдаетс сигнал, подтверждающий .запомненную временно микрокоманду как допустимую дл исполнени .. Описанные операции повтсэр ютс в каждом так1теработы.For this purpose, the bits of the flags corresponding to each of the possible different codes of micro-instructions are memorized in the device memory block. The flag bit has the value of binary 1 if the corresponding micro-command code is defined as valid (consistent) j for the use of the code, and binary O for otherwise. The microcommand, which is to be executed in the current machine cycle, is temporarily stored in the register, and the opcode of this microcommand is decoded in order to form the address of the memory block of the flags bit. At the resulting address, a memory block is accessed and the flag bit corresponding to the filled micro-instruction is read. If, when scanning to the memory block, it turns out that the bit corresponding to this operation code is binary 1, then a signal is issued to the computer confirming the temporally recalled micro-command as valid for execution. The described operations are repeated in each such operation.

Таким образом, отсутствие в структуре известного устройства элементов и св зей, обеспечивающих контроль не только статической, но и динамической корректности, приводит к низкой достоверности контрол .Thus, the absence in the structure of a known device of elements and connections that ensure the control of not only static but also dynamic correctness leads to low confidence of the control.

Целью изобретени вл етс повышение достоверности контрол путем расширени класса обнаруживаемых некорректных микрокоманд.The aim of the invention is to increase the reliability of the control by expanding the class of detectable incorrect micro-instructions.

Поставленна цель достига етс тем, что в устройство дл контрол The goal is achieved by the fact that in the device for control

корректности микропрограмм, содержащее регистр микрокоманд, дешифратор адреса, блок пам ти, генератор тактовых импульсов, элемент.И, элемент задержки, блок элементов И и триггер- управлени , причем единичный выход триггера управлени соединен с первым входом элемента И, второй вход которого соединен с выхдом генератора тактовых импульсов, выход элемента И подключен к управ л ющему входу блока пам ти и через элемент задержки соединен с первым входом блока элементов И, а выход ргистра- микрокоманд соединен с вторым входом блока элементов И и вхог дом дешифратора адреса, выход которого соединен с адресным входом блока пам ти, вход регистра микрокоманд соединен с первым информационным входом устройства, управл ющий вход устройства соединен с еди ничным входом триггера управлени , доп.олнительно введены перва и втора группы элементов задержки, nepBaifi и втора группы элементов ИЛИ, перва , .втора и треть группы элементов И, группа триггеров -состо ни ресурсов, триггер фиксаци ошибки и два элемента ИЛИ, причем группа выходов зан ти ресурсов блока пам тиЧерез Соответствующий элемент задержки первой группы подключена к первым входам соответствующих элементов ИЛИ первой группы, группа информационных входов устройства соединена с вторыми входами соответствующих элементов ИЛИ первой группы,, выходы элементов ИЛИ первой группы соединены с единичными входс1ми соответствующих триггеро группы состо ни ресурсов, группа выходов освобождени ресурсов блока пам ти соединена с первыми входс1ми соответствующих элементов И первой и второй групп и через соответствующие элементы задержки второй группы с нулевыми входами соответствующих триггеров группы состо ни ресурсов, нулевой выход каждого триггера группы состо ни ресурсов соединен с вторыми входами-соответствующих элементов И второй группы, единичный выход каждого триггера группы состо ни ресурсов соединен с первым входом соответствующего элемента И третьей группы группа выходов зан ти ресурсов блока пам ти соединена с вторыми входами элементов .И первой и третьей групп,the correctness of the microprograms, which contains the microinstructions register, the address decoder, the memory block, the clock pulse generator, the element. And the delay element, the block of elements And the trigger control, and the single output of the control trigger is connected to the first input of the element And whose second input is connected to output of the clock generator, the output of the AND element is connected to the control input of the memory unit and through the delay element is connected to the first input of the AND block, and the output of the microcommand register is connected to the second input of the element And both and the address of the address decoder, the output of which is connected to the address input of the memory unit, the input of the micro-register register is connected to the first information input of the device, the control input of the device is connected to the single control trigger input, additionally the first and second groups of delay elements are entered , nepBaifi and the second group of elements OR, the first, the second and third groups of elements AND, the group of triggers - state of resources, the trigger of error fixation and two elements OR, and the group of outputs occupy memory resources of the memory unit. The current delay element of the first group is connected to the first inputs of the corresponding elements OR of the first group, the group of information inputs of the device is connected to the second inputs of the corresponding elements OR of the first group, the outputs of the elements OR of the first group are connected to the single inputs of the corresponding trigger group of the resource state, the group of resources release the memory unit is connected to the first inputs of the corresponding elements of the first and second groups and through the corresponding delay elements of the second group with the zero inputs of the corresponding triggers of the resource state group, the zero output of each trigger of the resource state group is connected to the second inputs of the corresponding elements AND of the second group, the single output of each trigger of the resource state group is connected to the first input of the corresponding element AND of the third group of output resources the memory block is connected to the second inputs of the elements. And the first and third groups,

выходы одноименных элементов и первой , второй и третьейгрупп соединены соответственно с первым, втоPfcw и третьим входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера фиксации ошибки, единичный выход которого вл етс контрольным выходом устройства и соединен с первым входом второго элемента ИЛИ, йход пуска и останова устройства соединен соответственно с единичным входом триггера управлени и с вторым входом второго элемента ИЛИ, выход которого соединен с нулевым входом триггера управлени , нулевой выход триггера фиксации ошибки соединен с третьими входами блока элементов И.the outputs of the elements of the same name and the first, second and third groups are connected respectively to the first, second Pfcw and third inputs of the corresponding OR elements of the second group, the outputs of the OR elements of the second group are connected to the corresponding inputs of the first OR element, the output of which is connected to the single input of the error fixing trigger, whose single output is the control output of the device and is connected to the first input of the second element OR, the start and stop input of the device is connected respectively to the single input of the control trigger audio and a second input of the second OR gate whose output is connected to the zero input of the control flip-flop, the flip-flop output fixation zero error coupled to the third inputs of the block elements I.

Сущность изобретени состоит во введение в структуру устройства таких новых элементов и св зей, которые обеспечивают контроль статичекой и динамической некорректности пикрЬпрограмм. Дл этого устройство использует средства динамического отслеживани состо ни ресурсов с. одной стороны, и воздействи на них микрокоманд с другой стороны.В блоке пам ти устройства хран т с коды векторов ресурсов микрокоманд микропрограмм.The essence of the invention consists in the introduction into the structure of the device of such new elements and connections that provide control of the static and dynamic incorrectness of PC programs. To do this, the device uses the dynamic tracking of resources with. on the one hand, and the impact of micro-commands on the other side. In the storage unit, the devices are stored with the codes of the micro-command resource vectors of microprograms.

Текущее состо ние ресурсов, используемых микропрогра1У1мами (ресурс свободен или зан т) отслеживаетс блоком триггеров отвлеживани соето ни .The current state of the resources used by the microprograms (the resource is free or busy) is monitored by the block of the network tracing triggers.

Дл каждой микрокоманды провер емой микропрограммы считываетс из блока Пс1м ти ее вектор воздействи На ресурсы и осуществл етс контрол корректности воздействи на ресурсы очередной провер емой - икрокомандой с использованием информации6 текущем состо нии ресурсов и воздействии на них микрокоманды. При этом фиксируетс факт ошибки, если очередна провер ема микрокоманда пытаетс зан ть и освободить один и тот же ресурс (статическа некорректность ), либо зан ть зан тый или освободить свободный ресурс (динамическа некорректностьJ. При обнружении ошибки некорректна микрокоманда на объект управлени не выдаетс . For each microcommand of the checked microprogram, its vector of influence is read from the Ps1m block. Resource influence is carried out and the correctness of the impact on the resources of the next checked is performed by the ico command using the information6 on the current state of the resources and the impact of the microcommand on them. The fact of an error is recorded if the next checked micro-command attempts to occupy and free one and the same resource (static incorrectness), or to borrow a busy or free free resource (dynamic incorrectness J.) If an error is detected, an incorrect micro-command is not issued to the control object.

На фиг. 1 представлена функциональна схема устройства дл контрол микропрограмм; на фиг. 2 и 3 временные диаграммы работы устройства ..FIG. 1 is a functional block diagram of a device for controlling firmware; in fig. 2 and 3 timing diagram of the device ..

Устройство дл контрол микропрограмм содержит первый информационный вход 1, регистр 2 микрокоманд, дешифратор 3 адреса, первый блок.The device for controlling the firmware contains the first information input 1, the register 2 micro-instructions, the decoder 3 addresses, the first block.

4элементов И, информационный выход 4 elements And, information output

5устройства, информационный вход б блока 7 пам ти, группу 8 выходов зан ти ресурсов блока 7 пам ти, группу 9 выходов освобождени ресурсов блока пам ти, первую группу 105 devices, information input b of memory block 7, group 8 outputs of occupancy of memory block 7 resources, group 9 outputs of free storage of memory block resources, first group 10

элементов задержки, второй информационный вход 11 устройства, первую группу 12 элементов ИЛИ, группу 13 триггеров состо ни ресурсов, третью группу 14 элементов И, вторую группу 15 элементов ИЛИ, первый элемент ИЛИ 16, управл ющий вход устройства 17, генератор 18 тактовых импульсов, триггер 19 управлени , элемент И 20, элемент 21 задержки, управл ющий вход 22, вторую группу 23 элементов задержки, первую группу 24 элементов И, вторую группу 25 элементов И, триггер 26 фиксации ошибки, управл ющий выход устройства 27, второй элемент ИЛИ 28.the delay elements, the second information input 11 of the device, the first group of 12 OR elements, the group 13 of resource status triggers, the third group of 14 AND elements, the second group of 15 OR elements, the first OR 16 element, the control input of the device 17, the 18 clock pulse generator, control trigger 19, AND element 20, delay element 21, control input 22, second group of 23 delay elements, first group 24 AND elements, second group 25 AND elements, error latch trigger 26, control output device 27, second OR element 28 .

Информационный вход 1 устройства предназначен дл подачи в устройство очередной провер емой микрокоманды , информационный вход 11 - дл подачи в устройство кода установки начального значени вектора состо ни ресурсов, управл ющий вход 17 дл подачи управл ющих сигналов Пуск и Стоп, информационный выход 5 - дл выдачи микрокоманды после проверки ее корректности, управл ющий выход 27 - дл выдачи сигнала ошибки (признака некорректности).Information input 1 of the device is intended for supplying the next checked microcommand to the device, information input 11 for supplying the installation code with the initial value of the resource state vector, control input 17 for supplying the Start and Stop control signals, information output 5 for issuing microinstructions after verifying its correctness, controlling output 27 - to issue an error signal (sign of incorrectness).

Регистр 2 микрокоманд предназначен дл приема очередной провер емой микрокоманду.Register 2 microinstructions are designed to receive a regular microinstruction.

Дешифратор 3 адреса предназначен дл формировани адреса вектора упралений ресурсами очередной микрокоманды , блок 7 пам ти - дл хранени значений векторов управлени ресурсами каждой микрокоманды микропрограммы , информационный; вхсзд б блока 7 пам ти - дл выдачи в блок пам ти адреса вектора управлени ресурсами провер емой микрокоманды.The address decoder 3 is designed to form the address of the resource control vector of the next microcommand, memory block 7 for storing the values of the resource management vector of each microprogram microcommand, informational; storage b block of memory 7 - for issuing the address of the resource management vector of the checked microcommand to the memory block.

Группа выходов 8 зан ти ресурсов блока 7 предназначена дл вьвдачи сигналов , соответствующих занимаемым ресурсам провер емой микрокомандой, группа выходов 9 освобождени ресурсов блока 7 -. дл выдачи сигналов, соответствующих освобождению ресурсов провер емой микроксмавдой, группа 10 элементов задержки - дл задержки сигналов установки в единичное состо ние триггеров 13 состо ни ресурсов, соответствующих занимаемым ресурсам провер емой микрокомандной , на врем срабатывани элементов И 14, ИЛИ. 15, ИЛИ 16 и триггера 26.The group of outputs 8 for the use of the resources of block 7 is intended for the input of signals corresponding to the resources occupied by the microcommand being tested, the group of outputs 9 for the release of the resources of the block 7 -. for issuing signals corresponding to the release of resources checked by a micromaxmada, a group of 10 delay elements - for delaying installation signals to one state of the state resource trigger 13 corresponding to the resources of the tested microcommand, for the response time of the elements AND 14, OR. 15, OR 16 and trigger 26.

Граппа 13 триггеров состо ни ресурсов предназначена дл хранени кода текущего состо ни ресурсов, используемых микропрограммой, группа 14 элементов И - дл формировани сигналов ошибки, соответствующих зан тию ресурса, группа 15 элементов ИЛИ, элемент ИЛИ 16 - дл формировани сигнала установки вGrappa 13 resource state triggers are designed to store the code of the current state of resources used by the microprogram, a group of 14 AND elements - to generate error signals corresponding to the use of a resource, a group of 15 OR elements, an OR 16 element - to form an installation signal in

единичное состо ние триггера 26 фиксации ошибки, соответствующего ошибке воздействи на ресурсы провер емой микрокомандной.a single state of the trigger 26 of fixing an error corresponding to an error affecting the resources of the microcommand being tested.

Группа 23 элементов задержки предназначена дл задержки сигналов установки в нулевое состо ние триггеров группы состо ни ресурсов, соответствующих освобождаемым ресурсам провер емой микрокомандной, на врем срабатывани элементов И 25, ИЛИ 15, ИЛИ 16 и триггера 26.The group 23 of delay elements is intended to delay the setting of the zero signals of the trigger group of the resource state corresponding to the released resources of the tested microcommand for the response time of the AND 25, OR 15, OR 16 and trigger 26 elements.

Группа 24 элементов И предназначена дл формировани сигналов ошибки , соответствующих одновременнс(у зан тию и освобождению одного и того же ресурса провер емой микрокомандой , группа 25 элементов И дл формировани сигналов ошибки, соответствующих освобождению свободного ресурса, триггер 26 фиксации ошибки - дл фиксации факта некорректности микропрограммы. Единичное состо ние триггера определ ет факт ошибки.A group of 24 elements And is designed to generate error signals corresponding simultaneously (for the occupation and release of the same resource by a tested microinstruction, a group of 25 elements AND to form error signals corresponding to the release of a free resource, error fixing trigger 26 - to fix the fact of incorrectness Firmware.A single trigger state determines whether an error has occurred.

Генератор 18 тактовых импульсов предназначен дл синхронизации работы устройства, а триггер 19 управлени - дл управлени работой устройства . Единичное состо ние триггера определ ет рабочий режим. The clock pulse generator 18 is designed to synchronize the operation of the device, and the control trigger 19 is used to control the operation of the device. A single trigger state determines the operating mode.

На входы триггера 19 поступшот управл ющие сигналы Пуск и Стоп с управл ювдего входа 17 устройства.To the inputs of the trigger 19 are proceeds the control signals Start and Stop from the control of the device 17.

Управл ющий вход 22 блока 7 пам ти предназначен дл управлени счи тыванием вектора ресурсов провер емой микрокоманды, элемент 21 задержки - дл задержки вьщачи провер емой микрок(1анды на информационный выход 5 на врем прсхверки корректности ее воздействи на ресурсы, равное величине задержки на элементе 10 ((25) плюс врем срабатывани элемента ИЛИ 12, триггера 13, блок 4 элементов И - дл упра влени выдачей MHKpoKcJMaHj i на объект управлени и обеспечивает выдачу проверенно микрокоманды на информационный выход 5 устройства только в случае некорректного воздействи на ресурсы микропрограммы.. The control input 22 of the memory block 7 is designed to control the readout of the resource vector of the microcommand being tested, the delay element 21 is for delaying the checked microcore (1and the informational output 5 at the time of correctness of its effect on the resources equal to the delay value of the element 10 ((25) plus the response time of the element OR 12, trigger 13, block 4 of the AND elements — to control the output of MHKpoKcJMaHj i to the control object and ensure the issuance of verified microcommands to the information output 5 of the device only in case real impact on firmware resources ..

На фиг. 2-3 представлены диаграммы выходных сигналов элементов устройства (единичных выходов триггеров )). На диаграммах оси абсцисс обозначены номерами рассматриваемых элементов. На фиг. 2, а показаны диаграммы работы устройства при выполнении корректной микропрограммы и некорректной микропрограммы дл случаев освобождени свободного ресурса микрокомаидной (фиг. 2, б), зан ти зан того ресурса (фиг. 3, ei) зан ти и освобождени одного и того же ресурса в одной и той же микрокоманде (Сфиг. 3, б) . На временныхFIG. 2–3 are diagrams of output signals of elements of the device (single outputs of flip-flops)). On the diagrams, the abscissas are indicated by the numbers of the considered elements. FIG. 2a shows diagrams of operation of the device when the correct firmware is executed and the incorrect firmware for cases of freeing up the micro-comaid resource (Fig. 2, b), occupying the occupied resource (Fig. 3, ei), and releasing the same resource in the same microinstruction (Fig. 3, b). On temporary

диаграммах обозначены задержка с на элементе 10 (23) , задержка Сдр на элементе 21.the diagrams denote the delay with on element 10 (23), the delay Sdr on element 21.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии все элемент пё1м ти наход тс в нулевом состо нии .In the initial state, all elements of the element are in the zero state.

Перед проверкой микропрограммы на информационный вход 11 устройства подаетс код исходного состо ни ресурсов провер емой микропрограммы При этом триггеры 13 группы устанавливаютс в соответствующее состо ние .Before checking the firmware, the information input 11 of the device is supplied with the initial state code of the resources of the firmware being tested. In this case, the group triggers 13 are set to the appropriate state.

На вход 17 устройства поступает управл ющий сигнал Пуск, который устанавливает триггер 19 управлени в единичное состо ние. На вход устройства 1 поступает перва микрокоманда провер емой микропрограммы и записываетс по тактовому импульс с выхода элемента И 20 в регистр 2. С выхода регистра 2 микрокоманда поступает на вход дешифратора 3 и пвые входы блока 4 элементов И.A control signal, Start, is supplied to the device input 17, which sets the control trigger 19 to one state. The first microcommand of the microprogram to be tested is input to the device 1 and is recorded in a clock pulse from the output of the element AND 20 into the register 2. From the output of the register 2, the microcommand enters the input of the decoder 3 and the first inputs of the block 4 of the elements I.

По адресу, сформированному дешифратором 3, по сигналу с выхода элемента И 20 происходит считывание информации из блока 7 пам ти о воздействии данной микрокоманды на ресурсы системы.At the address generated by the decoder 3, the signal from the output of the element And 20 reads information from memory block 7 about the effect of this microcommand on system resources.

При этом на группе 8 выходов блока 7 пам ти формируютс сигналы, соответствующие зан тию ресурсов микрокомандной, на группе 9 выходов сигналы, соответствующие освобождению ресурсов.At the same time, signals corresponding to the use of microcommand resources are formed on group 8 of the outputs of memory block 7; signals corresponding to the release of resources are formed on group 9 of outputs.

По этим сигналам производитс установка в единичное (зан тие ресуса ) или нулевое состо ние (ресурс освобожден) соответствующих триггеров 13 группы.These signals are used to set up in a single (resus occupancy) or zero state (the resource is released) of the corresponding trigger 13 of the group.

Бели ресурс зан т (освобожден), то соответствующий триггер 13 группы установлен в единичное (нулевое) состо ние. Поэтому, если микрокоманда патыаетс зан ть (освободить зан тьай (свободный-) ресурс, срабатывает соответствующий элемент И 14 ((и 25) и сигнал с ыибки через элементы ИЛИ 15, ИЛИ 16 устанавливает триггер 26 фиксации ошибки в единичное состо ние, соответствующее некорректному воздействию на ресурсы провер емой микрокомандной. Это обепечиваетс задержкой сигналов с гру 8 и 9 выходов блока 7 пам ти на врем срабатывани элементов И 14, ИЛИ 15 и 16 и триггера 26 группами 10 и 23 задержки .соответственно.If the resource is occupied (released), then the corresponding trigger 13 of the group is set to one (zero) state. Therefore, if the microcommand is busy (free up a busy (free) resource, the corresponding AND 14 (and 25) element is triggered and the signal is sent through the OR 15 elements, OR 16 sets the trigger 26 to fix the error to one). impact on the resources of the tested microcommand.This provides a delay of signals from a group of 8 and 9 outputs of the memory block 7 for the response times of the AND 14, OR 15 and 16 elements and the trigger 26 with delay groups 10 and 23, respectively.

Если провер ема микрокоманда пытаетс зан ть и освободить один и тот же ресурс, срабатывает соответствующий элемент И 24 и сигнал с выхода через элементы 15 и 16If the tested microinstruction attempts to occupy and release the same resource, the corresponding element 24 and the signal from the output through elements 15 and 16 are triggered.

переводит триггер 26 в единичное состо ние.translates trigger 26 into a single state.

В случае фиксации ошибки воздействи на ресурсы на управл ющий выход устройства 27 выдаетс сигнал оигабки.In the event of an error fixing the effect on the resources, the control output of the device 27 is given an error signal.

Перевод триггера 26 в единичное состо ние зёшрещает выдачу некоррекной микрокснианды на информационный выход устройства 5 через блок 4 элементов И. .The translation of the trigger 26 into a single state prevents the issuance of a non-correct microxiand to the information output of the device 5 through a block of 4 elements I.

Выдача провер емой микрокоманды на информационный выход 5 устройств до окончани проверки корректности ее воздействи на ресурсы системы запрещаетс задержкой сигнала с выхода элемента 20 И на врем проверк корректности элементе 21 задержки.The issuance of a verifiable microcommand to the information output 5 of the devices until the validation check on its effect on the system resources is prohibited by delaying the signal from the output of element 20 I for the duration of checking the correctness of the delay element 21.

Перевод триггера 19 управлени в нулевое сбсто ние сигналом ошибки с единичного выхода триггера 26 запрещает прием очередной микрокоманды с информационного входа в-ре ,гистр 2 и блокирует тем самым работ устройства.The translation of the trigger 19 of the control to zero error by the error signal from the single output of the trigger 26 prohibits the reception of the next microcommand from the information input, pe, the gystr 2, and thereby blocks the operation of the device.

.В случае корректного воздействи на ресурсы системы провер емой микрокомандной (нулевое состо ние триггера 26) по сигналу с выхода элемента 21 задержки на информационныйIn the case of a correct impact on the resources of the system of the tested microcommand (zero state of the trigger 26) by the signal from the output of the delay element 21 to the information

выход устройства 5 выдаетс проверена корректна микрокоманда через открытый блок 4 элементов И, а по очередному тактовому импульсу с информационного входа устройства 1 в регистр 2 примен етс очередна микрокоманда микропрогргшмы и осуществл етс проверка корректности е воздействи на ресурсы системы.the output of the device 5 is output by checking the correct microinstruction via the open block 4 of the elements AND, and at the next clock pulse from the information input of the device 1 to the register 2 the next microcommand of microgroup is used and the validity of the effect on the system resources is checked.

Работа устройства может быть остановлена при поступлении сигнала ошибки, а также при подаче управл ющего сигнала Стоп с управл ющего входа 17 устройства, через элемент ИЛИ 28 на нулевой вход триггера 19 управлени , при этом закрываетс элемент И 20 и прекращетс подача тактовых импульсов управлени работой устройства.The operation of the device can be stopped when an error signal is received, as well as when the control signal Stop is sent from the control input 17 of the device, through the OR 28 element to the zero input of the control trigger 19, and the element 20 closes and the control pulses of the operation stop .

Таким обраэсх, введение двухэлементов задержки, двух групп элементов ИЛИ, в трех групп элементов И, группы триггеров состо ни ресурсов , триггера фиксации сжшбки и двух элементов ИЛИ позвол ет повысить достоверность контрол путем проверки не только статической, но и динамической корректности микрокоманд .Thus, the introduction of two-element delay, two groups of elements OR, into three groups of elements AND, a group of resource state triggers, a szhbki latch trigger and two OR elements makes it possible to increase the reliability of the control by checking not only static but also dynamic correctness of micro instructions.

|Ь| B

ГR

|ai| ai

йе.гy.g

Claims

DEVICE FOR MONITORING MICROPROGRAMS, containing a micro-register, an address decoder, a memory block, a clock, an I element, a delay element, an I element block and a control trigger, with a single output of the control trigger connected to the first input of the element I. And, the second input of which is connected to the output of the clock generator, the output of the element And is connected to the control input of the memory unit and through the delay element is connected to the first input of the block of elements And, the output of the register of microcommands is connected to the second input of the block e ementov AND and the input of the address decoder, which vyhod connected to the address input of the memory block of microinstructions register input coupled to the first data input device, the control input device connected to the control unit input latch wherein ,. that, in order to increase the reliability of control, the first and second groups of delay elements, the first and second groups of OR elements, the first, second and third groups of AND elements, the group of triggers for the state of the resources, the trigger for fixing the error and the element for the OR element are introduced into it, and the group of outputs occupation of resources of the memory block through the corresponding delay elements of the first group is connected to the first inputs of the corresponding elements OR of the first group, the group of information inputs of the device is connected to the second inputs of the corresponding elements OR of the first group, the outputs of the elements OR of the first group are connected to the unit inputs of the corresponding triggers of the resource status group, the group of outputs of the resource release of the memory block is connected to the first inputs of the corresponding elements of the first and second groups and through the corresponding delay elements of the second group with zero inputs of the corresponding triggers of the resource state group, the zero output of each trigger of the resource state group is connected to the second inputs of the corresponding elements And: the second group, single the output of each trigger of the resource state group is connected to the first input of the corresponding AND element of the third group, the output group of the resource occupation of the memory block is connected to the second inputs of the AND elements of the first and third groups, the outputs of the same elements of the first, second, and third groups are connected respectively to the first, second, and the third inputs of the corresponding OR elements of the second group, the outputs of the OR elements of the second group are connected to the corresponding inputs of the first 'OR element, the output of which is connected to a single input of the trigger to fix the error, the single output of which is the control output of the device and connected to the first input of the second OR element, the start and stop input of the device is connected with third inputs of the control trigger electric input block, zero cops I.