SU1062682A1

SU1062682A1 - Устройство дл сопр жени ЭВМ с дискретными датчиками

Info

Publication number: SU1062682A1
Application number: SU823492772A
Authority: SU
Inventors: Владимир Петрович Глущенко; Владимир Павлович Жабеев; Владимир Иванович Королькевич; Владимир Антонович Кротевич; Владимир Михайлович Морозов
Original assignee: Киевское Проектно-Конструкторское Бюро Автоматизированных Систем Управления
Priority date: 1982-09-17
Filing date: 1982-09-17
Publication date: 1983-12-23

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С. ДИСКРЕТНЫМИ ДАТЧИКАМИ, содержащее коммутатор, входы первой группы которого вл ютс входами группы устройства, а выход соедине с первым входом первого триггера, выход которого соединен с первым входом первого блока пам ти, входы группы которого соединены с соответ-гствующими входами второй группы коммутатора, входами группы блока согласовани и выходами счетчика, вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с вторым входом первого триггера, а третий выход - с вторым входом первого блока пам ти и первым входом второго триггера, второй вход которого соединен с выходом блока согласова- . ни , а выход - с первым входом блока синхронизации и входом блока согласовани , выходы группы которого вл ютс выходами устройства, второй вход блока синхронизации вл етс первым входом устройства, отличающеес тем, что, с целью расширени области применени устройства путем обеспечени различных режимов работы, в него введены второй блок пам ти, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ- Н и элемент И, выход которого соединен с третьим входом второго i триггера, а первый и второй входы соединены с соответствующими выхо (Л С дами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, первые входы которых соединены с выходом первого триггера, а вторые входы вл ютс вторым входом устройства, третий вход элемента И соединен с пе)вым выходом второго блока пам ти, второй выход которого соединен с треть-: им входом второго элемента ИСКЛЮЧАЮ ЩЕЕ ИЛИ-НЕ, входы второго блока N5 пам ти соединены с соответствующими выходами счетчика, выход первого эо блока пам ти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-ЦЕ, : ю

Description

Изобретение относитс к вычислительной технике и может быть применено 13 автоматизированных системах управлени дл приема информации от дискретных датчиков в

Известно устройство дл сопр жени , содержащее коммутатор, дешифратор адреса счетчик адреса, блок синхронизации, схему, сравнени первый и второй регистры, первый и второй шифраторы Щ „ ;

Недостатком устройства вл етс его сложностдз, ;

Наиболее близким по технической сущности к изобретению вл етс устройство дл сопр жени электронной вычислительной машины с дискретными датчиками, содержащее коммутатор, счетчик, блок пам ти, схему-сравнени , первый и второй триггеры, блок синхронизации и блок согласовани с ЭВМ 2; о :

Недостатком известного устройств вл етс отсутствие режима маскировани , позвол ющего прерывать проrpaivLMy по предварительно заданным входш-, и режимов, обеспечивающих прерывание программ рри заданных услови х состо ни входных сигналов , Ге,;ео по заданному переходу логического уровн на соответствующем входе с ;

Целью изобретени вл етс расширение области применени устройства путем обеспечени различных режимов работало ;

Поставленна цель достигаетс тем, что в устройство дл сопр жени ЭВМ с дискретными датчиками, содержаще€5 коммутатор, входы первой группы которого вл ютс входами группы устройства, а выход соедикем с первым входом первого триггера , выход которого соединен с первым входом первого блока пам ти, входы группы которого соединены с соответствующими входами второй группы коммутатора, входами группы блока согласовани и выходами счетчика , вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с вторьвд входом первого триггера, а третий выход - с вторым входом первого блока пам ти и первым входом второго триггера, второй вход которого соединен с выходом блока согласовани , а выход - с первым входом блока синхронизации и входом блока согласовани , выходдл группы которого вл ютс выходами устройства , второй вход блока синхронизации вл етс первым входом устройства , .введены второй блок пам ти, первый и второй ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ и элемент И, выход которго соединен с третьим входом второго триггера, а первый и второй входы соединены с соответствующими выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-ИЕ, первые вхорл которых соединены с выходом первого триггера, а вторые входы вл ютс вторым входом устройства, третий вход элемента И соединен с первым выходом второго блока пам ти , второй выход которого соединен с третьим входом второго элемента ИСКЛЮЧАКХЦЕЕ ИЛИ-НЕ, входы второго блока пам ти соединены с сГоответствующими входами счетчика, выход первого блока пам ти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-ЦЕ, ;

На чертеже представлена функциональна схема устройства дл сопр жени ЭВМ с дискретными датчиками

Устройство содержит коммутатор 1 счетчик 2, первый блок 3 пам ти, второй блок 4 пам ти, первый вход 5, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ б- и 7, элемент И 8, первый и второй триггеры 9 и 10, блок 11 синхронизации, блок 12 согласовани , входы 13 группы, второй вход 14, выходы 1;5, :

Устройство работает следующим образом :

Установку устройства в исходное состо ние производ т путем загрузки блоков 3 .и ,4, В блок 3 пам ти загружаетс информаци об исходном состо нии каждого входа, в блок 4 пам ти - информаци о состо нии бита маски и бита условий по каждому входу.

Блок 1.1 синхронизации тактируетс от ЭВМ по входу 5 и по каждому .входному,тактовому импульсу формирует три последовательных выходных импульсдо

По первому импульсу, поступающему на вход счетчика 2, устанавливаетс код, по которому в коммутаторе 1 производитс выбор соответствующего входа, а на выходах блоков 3 и 4 устанавливаютс соответственно код состо ни выбранного канала, записанный в предыдущем цикле опроса и коды состо ний бита маски и бита услови;й,

По-второму импульсу производитс запись входного сигнала в триггер 9/ после чего элементами ИСКЛЮЧА- ИДЕЕ ИЛИ-НЕ 6 и 7 и элементом И 8 производитс сравнение уровн этого сигнала с его уровнем в предыдущем цикле опроса (режимД ), „анализ состо ний бита маски (режимН) и бита условий (режим Щ), Возможно использование сочетаний режима I и режима III , при котором входной сигнал сравниваетс с битом условий и его состо нием в предыдущем цикле опросДв

в режиме I первый элемент ИСКЛЮЧАЩЕЕ ИЛИ-НЕ б сравнивает текущее значение сигнала на выбранном входе устройств с его значением в предыдущем цикле onpoqae При несовпадении логических уровней этих сигналов и при разрешающем сигнале по входу 14, определ ющем данный режим работы устройства, на первом входе элемента И по вл |етс уровень логической . При данном режиме на остальных входах элемента И 8 установлены уровни логической ; ,

В режиме It на элемент И 8 поступет с выхода блока 4 пам ти уровень логического и запрещает прерывание программы, по выбранному входу,,

В режиме Ш на второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 7 поступает текущее значение сигнала на выбранном входе устройства и значение соответствующего бита услови с выхода блока 4 пам ти,

При несовпадении логических

уровней этих сигналов и при разрешающем сигнале по входу 14 на втором входе элемента И 8 по вл етс уровень логической Г,, при данном режиме на остальных входах элемента И 8 установлены уровни 5 логической , , ;

По третьему импульсу производитс запись в блок 3 пам ти состо ни триггера 9, а- в триггер 10 запись выходного сигнала элемента И

0 ,8 о Сигнал с выхода триггера 10

поступает в блок 11 синхронизации, запреща его работу, и в блок 12 согласовани с ЭВМ, иницииру прерывание программ, После считывани

5 номера входа, вызвавшегопрерывание , ЭВМ сбрасывает триггер 10 и разрешает дальнейшую работу блока 11 синхронизации, ;

Таким образом, введение дополни0 льного блока 4 пам ти элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЁ 6 и 7 и элемента И 8 позвол ет, реализовать но .вые режимы работы устройства, сокра;щает врем обслуживани запросов

5 прерывани программ и объем требуемой дл этого пам тлв

Claims

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С ДИСКРЕТНЫМИ ДАТЧИКАМИ, содержащее коммутатор, входы первой группы которого являются входами группы устройства, а выход соединен с первым входом первого триггера, выход которого соединен с первым входом первого блока памяти, входа группы которого соединены с соответствующими входами второй группы коммутатора, входами группы блока согласования и выходами счетчика, вход которого соединен с первым выходом блока синхронизации, второй выход которого соединен с вторым входом первого триггера, а третий выход - с вторым входом первого блока памяти и первым входом второ го триггера, второй вход которого соединен с выходом блока согласова- · ния, а выход - с первым входом блока синхронизации и входом блока согласования, выходы группы которого являются выходами устройства, второй вход блока синхронизации является первым входом устройства, отличающеес я тем, что, с целью.расширения области применения устройства путем обеспечения различных режимов работы, в него введены второй блок памяти, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ— > НЕ® и элемент И, выход которого сое динен с третьим входом второго триггера, а первый и второй входа § соединены с соо.тветствующими выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ—НЕ, первые входы которых соединены с выходом первого триггера, а вторые входа являются вторым входом устройства, третий вход элемента И соединен с первым выходом второго блока памяти, второй выход которого соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-HE, входы второго блока памяти соединены с соответствующими выходами счетчика, выход первого блока памяти соединен с третьим входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ—ЦЕ, ;