SU1058083A1 - Цифровой демодул тор частотно-манипулированных сигналов - Google Patents

Abstract

ЦИФРОВОЙ ДЕМОДУЛЯТОР ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий реааающйй блок, последовательно соединенные полосовой фильтр, ограничитель и-формирова тель упра вл квдих импульсов, генератор опорных импульсов, выход которого подключен к первс |у входу первого делител  частоты, выходи которого соединены с входами первого дешифратсфа и блока определени  рабочей полосы частот, о т ли чающийс  тем, что, с целью повыаени  точности демодул ции, вве . дены анализатор амплитудьГ элемент .И, два элеме11та задержки, два блока управлени , два элемента ИЛИ, два реверсивных бчетчика, второй и третий д 1тфраторы, два триггера, формирователь допусковых интервалов, блок сравнени  и второй делитель частоты, первий вход и выход которого соединены соответственно с выходом генератора опорных импульсов и с первым входом блока сравнени , которого подключены к входам первого блока управлени , выходы которого соединены с ВТОЕЛЛМИ третьим входами второго делител  частбты, четвертый вход которого соединен с выходом первого триггера и с первым входом реиающего блока, второй и третий входы которого соединены соответственно с выходом второго де{Лител  частоты и с выходом второго Триггера, который соединен с первым входом формировател  допускових интервалов, первый выход которого подключен к второму входу блока сравнени , третий вход которого соединен с вторыг выходом формировател  допусковых интервалов и с первым входом первого триггера, второй вход которого соединен с выходом анализатора амплитуды, к входу которого подключен в,ыход полосового фильтра, и с первым входом элемента И, второй и третий входы которого соединены соответственно с первым выходом блока определени  рабочей полосы частот и с выходом формировател  управл ю . щих импульсов, который соединен с входом первого элемента задержки, вы -ffi ход которого подключен к второму (Л входу первого делител  частоты, при этом второй выход блока- определени  рабочей полосы частот подключен к пер вым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первыми выходами второго и третьего дешифраторов , входы которых соединены соответственно с выходами первого и втоiporo реверсивных счетчиков, первые сд :входы которых соединены соответственно с выходами первого и второго эо элементов ИЛИ, а выход элемента И о подключен к вторым входам первого и второго реверсивных счетчиков, 00 к третьим входам которых подключесо ны выходы второго блока управлени , и к входу второго элемента задержки , выход которого подключен к соответствующим входам второго и третьего дешифраторов, вторые выходы которых подключены к входам второго триггера, причем выходы первого дешифратора соединены с входами второго блока управлени , третий выход второго дешифратора подключен к второму входу формировател  допусковых интервалов.

Description

Изобретение относитс  к технике св зи и может использоватьс  дл  приема дискретной информации в устройствах телеуправлени , телеконтрол  и системах передачи кодированных сообщений.

Известен демодул тор волн, модулированных .по частоте, дл  систем передачи двоичной информации, содержащий полоссвой фильтр, амплитудный ограничитель,, формирователь импульсов, генератор стабильных импульсов , пороговое устройство, счетчик , запоминсцощее устройство и цифроаналЬговЫй преобразователь И

Однако устройство не обладает высокой помехоустойчивостью, так как при обработке сигнала в цифроаналоговом преобразователе не определ етс  какой полосе частот принадлежит- обрабатываемый сигнгш.

Наиболее близким по технической сущности к предлагаемому  вл етс  цифровой демодул тор частотно-манипулированных сигналов, содержащий решающий блок, последовательно соединенные полосовой фильтр, ограничитель и формирователь управл ющих импульсов, ген-ератор опорных импульсов, выход которого подключен к первому входу первого делител  частоты, выходы которого соединены с входами первого депХифратора и блока определени  рабочей полосы частот 2 .

Недостаток известного демодул тора - низка  точность демодул ции.

Цель изобретени  - повышение точности демодул ции.

Дл  достижени  поставленной цели в цифровой демодул тор частотноманипулированных сигналов, содержащий решающий блок, последовательно соединенные полосовой фильтр, ограничитель и формирователь управл ющих импульсов, генератор опорных импул1зсов, выход которого под-, ключен к первому входу первого делител  частоты, выходы которого соединены с входс1ми первого-дешифратора и блока определени  рабочей полосы частот, введены анализатор амплитуды, элемент И,, два элемента задержки, два блока управлени , два элемента ИЛИ, два реверсивных счетчика, второй и третий дешифраI торы, два триггера, формирователь допусковых интервалов, блок сравнеки  и второй делитель частоты, первый вход и выход которого соединены соответственно с выходом генератора опорных импульсов и с первыг входом блока сравнени , выходы которого поключены к входам первого блока управлени , выходы которого соединены с вторым и третьим входами второго делител  частоты, четвертый вход которого соедии тн с выходом первого

триггера и с первым входом решающего блока, второй и третий входы которого соединены соответственно с выходом второго делител  частоты и с выходом второго триггера, который соединен 5 с первым входом формировател  допусковых интервалов, первый выход котоп рого подключен к второму входу блока сравнени , третий вход которого соединен с вторым выходом формирова:те10 л  допусковых интервалов и с первым входом первого триггера, второй вход которого соединен с выходом анализатора ш 1плитуды, к входу которого подключен выход полосового фильтра, 5 и с лервь. входом элемента И, второй и третий входы которого соединены соответственно с первым выходом блока определени  рабочей полосы частот и с ВЫХОДСМ4 формировател  управл кщих

д импульсов,, который соединен с входом первого элемента задержки, выход которого подключён к второму входу первого делител  частоты, при этом второй вы:4од блока определени  рабочей полоса частот подключен к первым входсил первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первыми выходами второго и трютьего дешифраторов, входы которых соединены соответст0 венно с В1:лходами первого и второго реверсивных счетчиков, первые входы которых соединены соответственно Q выходами первого и втор.ого элеменIтов ИЛИ, а выход элемента И подклю5 чен к вторым входам первого и второго реверсивных счетчиков, к третьим входам которых подключены выходы . второго блока управлени , и к входу второго элемента задержки, выход

0 которого подключен к соответствующим входам второго и третьего дешифраторов , вторые выходы которыэс подклю .чены к входам второго триггера, при;чем выходы первого дешифратора сОес динены с входами второго блока уп равлени , третий выход второго дешифратора подключен к второму входу фврмирователгг допусковых интервалов.

На фиг.1 представлена структурна  электрическа  схема демодул то0 ра; на Фиг. 2 - эш-зры напр жений, по сн ющие его работу.

Демодул тор содержит полосовой фильтр 1, ограничитель 2, формирователь 3 управл ющих импульсов, генератор 4 опорных импульсов, первый делитель 5 частоты, первый дешифратор Б, блок 7 определени  рабочей полосы Чс1стот, анализатор 8 амплитуды , -второй делитель 9 частоты, решающий блок 10, элемент И 11, первый и второй элементы 12 и 13 задержки, соответственно, первый бЛок 14 управлени ,, первый элемент ИЛИ 15, первый рб версивный счетчик 16,

5 второй дешифратор 17 стробирующего импульса, второй элемент ИЛИ 18, второй реверсивный счетчик 19, третий дешифратор 20, пер вый триггер 21, формирователь 22 . допусковых интервалов, блок 23 сравнени , второй блок 24 управлени  и второй триггер 25. Цифровой демодул тор работает следующи1 1 образом. При поступлении на вход цифрового демодул тора одновременно с напр жением шума частотно-манипулированного сигнала, соответствующего передаваемой последовательности логических сигналов (фиг.2а) и представл ющего собой чередовакие первой (например, Fj 1062 Гц) и второй (например 2 812 Гц) характеристических частот, на выходе ограничител  2, сто щего после полосового фильтра 1, формируютс  пр моугольные импульсы (фиг.2б) длительности и интервалы следовани которых определ ютс  моментами про хождени  через нулево е значение, или близкое к нулевому, напр жени  выходного сигнала. Ограничитель 2 обладает широким динамическим диапазоном (пор дка 60 дв) и обесп чивает высокую крутизну фронтов вы ходных импульсов, уменьшающую неоднозначность моментоб срабатывани последукндах блоков. Если уровень частотно-манипулированного сигнала на выходе полосо вого фильтра 1 превыиает напр жение Упор Р батывани  анализатора 8 амплитуды (например, в) , на его выходе через интервал време ни 1д,,, определ емый временем анализа амплитуды, формируетс  сигнал логического уровн , например уровн  логической единицы (фиг.2в). Пр этом тер етс  информаци  о длитель ност х целого числа 3 первых полупериодов (например, d 3), поступи шей на вход цифрового демодул тора последовательности характеристических частот (фиг.2б,в,г). Целое число (J полупериодов, информаци  о длительност х которых т р етс  при анализе амплитуды входн го сигнала анализатором В амплитуды , определ етс  по высшей из характеристических частот. Число полупериодов .j первой (высшей) характеристической частоты, приход щихс  на интервал времени t , опр дел етс  из выражени  dH,., HanpiD-iep, приЬ н 1гЗ мс и FI ; 1062 1,310. 2 1062 2,77. Число d d определ етс  как бли жаШЮе целое число к значению числа 6, например, npiid 2,77 числоd Анализатор 8 амплитуды формирует на .выходе сигналы логических уровней. Он обладает высокой стабильностью порога, срабатывани  и возожностью регулировки его в широких пределах. Сигнал уровн  логической единицы , поступаквдий с выхода анализатора 8 амплитуды на первый вход элемента И 11 и на соответствующий вход первого триггера 21, обеспечивает разрешение на их работу. В моменты времени, определ емые фронтами выходных импульсов ограничител  2, формирователь 3 управл гацих импульсов вырабатывает короткие , импульсы (фиг. 2г} , длительность каждого из которых на несколько пор дков (по крайней мере на два пор дка ) меньше длительности полупериода высшей из принимаемых характеристических частот. Формирователь 3 управл ющих импульсов обеспечивает формирование коротких (пор дка 1 мкс) управл ющих импульсов в моменты времени, определ емые как положительными , так и.отрицательными фронтами входных импульсов, причем длительность каждого из соответствующих его элементов стабильна во времени при изменений напр жени  питани  и температуры окружающей среды . Первый элемент 12 задержки обеспечивает задер ;ску выходных импульсов формировател  3 управл ющих импульсов на врем , равное или несколько большее их длительности (например , на врем  пор дка 2 мкс. Интервалы между выходными И1.тульсами первого элемента 12 задержки  вл ютс  интервалами работы первого делител  5 частоты,на счетный вход которого поступают и myльcы от стабильного генератора 4 опорных импульсов вырабатывающего пр моугольные импульсы с частотой следовани  f0(например, FQ 118562 Гц). При поступлении на вход цифрового демодул тора сигнала первой характеристической частоты (например, FI 1062 Гц интервалы работы первого делител  5 частоты определ ютс  длительност ми долупериодов сигнала первой характеристической частоты, в течение действи  каждого из которых . на счетный вход первого делител  5 частоты поступает tj опорных импульсов например, N - 5б) Первый дешифратор 6 обеспечивает дешифрацию двоичного числа, соответствующего дес тичному числу опорных импульсов (например числа 111000, соответствук дего дес тичному числу 56), содержащихс  в полупериоде первой характеристической частоты, и формирование на соответствующем импульсного сигнала, поступающего на соответствующий вход второг блока 24 упрарлени . При этом второ блок 24 управлеии  устанавливаетс  в состо ние, соответствуквдее наличи на выходе, соединенном с управл ющим входомпервого реверсивного сче чика 16, потенциала логической единицы (фиг.2д), а на выходе, соединё ном с управл ющим входом второго pe версивного счетчика 19, потенциала логическо1::о нул .. Если частота входного .сигнала находитс  в пределах рабочей полосы частот, с соответствующего выхода блока 7 определени  рабочей полосы .частот, на второй вход элемента И 11 поступает сигнал уровн  логической единицы, разрешающий прохождение выходных импульсов формировател  3 управл ющих импульвов на счетные входы первого и второго реверсивных счетчиков 16 и 19 а также на вход второго эле мента 13 задержки. На другОлМ выход блока 7 определени  рабочей полосы частот, .при этом устанавливаетс  потенциал уровн  логического нул , которого на соответствующих входах первого и второго элементов ИЛИ 15 и 18 разрешает работу первого и второго -реверсивных счетчиков 16 и 19. Так как соответствующими выходными сигнапами второго блока 24 управлени  дл  первого реверсивного счетчика 16 обеспечиваетс  режим суммировани , а дл  второго реверсивного счетчика 19 - режим вычитани , то в первом реверсивном счетчике 16 производитс  суммирование импульсов, поступающих на его счетный , вход с выхода элемента И 11, а во втором реверсивном счетчике 19 - вычитание. При установке на разр дных выходах первого реверсивного счетчика 16 Логических сигналов, характе ризующих двоичное число 110, соотве ствующее дес тичному числу т, (например двоичное число 110, соотве ствующее дес тичному числу ), и поступлении на вход второго дешифратора 17 стробирующего импульса на втором выходе второго дешифрато ра 17 формируетс  импульсный сигнал устанавливающий второй триггер 25 в состо ние, соответствующее наличи на его выходе потенциала логическо единицы (фиг.2е). Число Wf определ етс  из услови с) - №, , . где Пч - число полупериодов перв характёрис тической частоты F, , сод жаадихс  в интервале времени, соответствующем длительности Тр одного разр да цифровой информации переда ваемой последовательности логических сигналов. Например,при ( и г),17 числогч, может быть выбрано из р да целых положительных чисел от 4 до 15. Кроме того, число т,, определ ющее количество накопленной информации о числе неискаженных полупериодов первой характеристической частоты, поступивших на вход цифрового демодул тора, выбираетс из р да целых чисел от (d+1 до,{ ) с учетом необходимой помехоустойчивости цифрового демо- дул тооа и среднего значени  отношени  сигнал/шум на входе.г Так, HanoftfviepV при высоких отнс нени х сигнал/шум Т пор дка 20-v 40 ДБ) на входе ифрового демодул тора число т может быть выбрано равным(1 н-1) или близким к этому значению .При низких отношени х сигнал/ Егум (пор дка 1-4 дв) на входе цифрового де;модул тора число Ш, может быть выбрано равным (м,-2) или близким к этому значению, однако при этом задержка выходного сигнала цифрового демодул тора, определ ема  выбргшным значением числа т также значительна. ИмпульсГшае сигналы на третьем выходе второго дешифратора 17 фиг.2ж) при наличии на дополнительном входе; стробирующих импульсов формируютс  при установке на разр дных выходах перйого реверсивного счетчика 16 логических сигналов, характеризующих одно или р д последовательных двоичных чисел, соответствующих дес тичным числам, которые г-югут принимать значени  от (т,+1 до ( Ц,-3) . Число последовательных чисел, дешифраци  которых обеспечивает формирование на третьем выходе второго дешифратора 17 импульсных сигналов, определ етс  на основании значени  отношени  .сигнал/шум на входе цифрового демодул т ора. Так, например, при высоких отноиени х сигнал/шум (пор дка 20-40 дБ) на входе цифрово го демодул тора необходимыгл и достаточн Л«1 условием формировани  импульсного сигнала на третьем выходе второго дешифратора 17  вл етс  дешифраци  двоичного числа, соответствующего дес тичному числу (гп,+1) . При. низких отн оиени х сигнал/шум (пор дка 1-40 дП) на входе цифрового демодул тора, с целью увеличени  веро тности формировани  по крайней мере одного импульсного сигнала на третьем выходе второго дешифратора 17 в качестве услови  формировани  сигналов выбираетс  деишфраци  р да чисел от(т,+1) до() . Например, при отношении сигнал/шум на входе цифрового демодул тора пор дка 4 дБ, п,6, иП,17, в качествеуслови  формировани  сигналов на третьем выходе второго дешифратора 17 может быть выбрана дешифраци  двоичных чи

c&i, соответствушцих дес тичным числам(|П+11 7, (Hi,+2) 8,(т,+3) 9 и(п1, +4) 10.

Сброс первого реверсивного счетчика 16 дл  исключени  возможности переполнени , а также установки на разр дных выходах двоичных чисел, соответствующих дес тичным числам от пп до( и, -3) , в результате выполнени  операций вычитани  из нулевого результата осуществл етс  через первый элемент ИЛИ 15 сигналами, формируемыми на первом выходе второго дешифратора 17 как при установке на всех разр дных, выходах первого р еверсивного счетчика 16 потенциала логической единицы, так и двоичного числа, соответствующего дес тичному числу, следующему за максимальным значением числа, дешифраци  которого обеспечивает формирование на третьем выходе второго дешифратора 17 импульсирго сигнала. Дааифратбр 17 имеет четыa ,x;-x;j-x,X4-x,-Xj-lfj-.X4i Qj.i,.;Xj.

Q iX,.X,.XvX4-X ;X,-XvX4-X,.X;j.X3.X4.X,-Xj.X,.

Сигналы на первом, втором и третьем .выходах второго дешифратора 17 представл ют собой импульсы положительной пол рности.

При поступлении на вход цифрового демодул тора, сигнала второй ха-г рактериртической частоты (например Fj 812 Гц) интервалы работы первого делител  5 частоты определ ютс  длительност ми полуперирдов сигнала втсфой характеристической частоты, в течение действи  каждого из которых ни счетный вход первого.,делител  5 частоты поступает .К опор-- frj %

ных импульсов (например. Hi ),

Первый дешифратор б первоначально обеспечивает дешифрацию двоичного числа, соответствук дего дес тичному числу ,И« поступивших на вход первого делител  5 частоты опорных импульсов, а затем двоичного числа, соответствующего дес тичному числуГ(2 опорных импульсов, содержащихс  в полупериоде второй характеристической частоты. При этом второй блок 24 управлени  первоначально устанавливаетс  в состо ние, характеризующеес  наличием потенцигша логи 1еской единицы на выходе, соединенном с управл ющим входом первого реверсивного счетчика 16, а затем в соСто ние , характеризующеес  наличием потенциала логической единицы на выходе, соединенном с управл ющим входом второго реверсивного счетчика 19.

ре информационных входа и три выхода . , . .

По первому входу (входу приема информации младшего разр да) поступает переменна  Х(,по второго переменна  Х, По третьему - переменна  Xj, а по четвертому - (вход приема инфорГ1ации ставшего разр да)переменна  Хд. На соответствунвдий вход второго дешифратора 17 поступает сигнал стробировани  У, представл ищий собой Короткий (пор дка 1 мкс) импульс отрицательной пол рности. При этом на первом выходе второго дешифратора 17 формируетс  сигнал Gl|, на втором выходе - сигнал Q-, а на третьем выходе -; сигнал й.

Структурные ФОРМУЛЫ, описывающие услови  Формировани  сигналов Q , Q г (1з на первом, втором и третьем выходах второго дешифратора.17, имеют вид ..

Если частота входного сигнала находитс  В пределах рабочей полосы частот, то с соответствующего выхода блока 7 определени  рабочей полрсы частот на второй вход элемента И 11 поступает сигнал, разрешающий прохождение выходных импульСРВ формировател  3 управл ющих импульсов на счетные входы первого и дторогр реверсивных счетчиков 16 и 19, а также на вход второгб элемента 13 задержки. На другом выходе блока 7 определени  рабочей полосы частот при этом устанавливаетс  потенциал уровн  логического нул , которьЕй, поступа  аа , соответствуквдие входы первого и второго элементов Ш1И 15 и 18, обеспечивает формирование на их выходах сигналов, разрешающих работу первого и вторрго реверсивных счетчиков 16 и 19.

При наличии на входе цифрового демодул тора сигнала второй характеристической частоты (напримерF 812 Гц) выходными сигналами второго блока 24 управлени  в моменты времени, соответству1СЕ1ие поступлению на счетные входы управл ющих импульсов, дл  первого реверсивного счетчика 16 обеспечиваетс  ре .жим вычитани , а дл  второго реверсивного счетчика 19 - режим суммировани .

При установке в результате суммировани  В1лходных импульсов элемента

И 11 на разр дных выходах второго реверсивного счетчика 19 двоичного ..числа 100, соответствующего дес тичному числу 1П7{например двоичного числа 100, соответствующего дес тичному числу 4) , на втором выходе третье.

го дешифратора 20 формируетс  импульсный сигнал, устанавливающий второй триггер 25 в состо ние, соответствующее наличию на его выходе потенциала логического нул .

Сброс второг-о реверсивного счетчика 19 дл  исключени  возможности переполнени , а также установки на разр дных выходах двоичного числа, соответствуквдего дес тично 4у числу в результате вычитани , осуществл етс  сигналами, формируегфлми на первом выходе третьего дешифратора 20 как при установке на всех разр дных выходах второго реверсивного

счетчика 19 потенциала логической единицы, так и двоичного числа, соответствующего дес тичному числу (например, при установке на разр дных выходах второго реверсивного счетчика 19 двоичного числа 1111, соответствующего дес тичног.1у числу 15, и двоичного числа 101, соответ .ствующего дес тичному числу 5 при

т,4.

Третий дешифратор 20 имеет четыре информационных входа и два выхода . По первому входу (входу приема информации младшего разр да) поступает переменна  Z , по второму BXQду - переменна  7,/ , по третьему входу переменна  Z , а по четвертому входу (входу приема информации старшего разр да) - переменна Z

На соответствующий вход третьего дешифратора 20 поступает сигнгш стробировани  3 , представл ющий собой короткий (пор дка 1 мкс) импульс отрицательной пол рности. На первом выходе третьего дешифратора 20 формируетс  сигнал В| , а на втором выходе - сигнал Bj.

Структурные формулы, описывающие. услови  формировани  сигналов В и Вд на первом и втором выходах соответственно третьего дешифратора 20, имеет вид

D Z;,25 Z42.,Z22i-j )

ВтЧ.-гг з Сигналы на первом и втором выходах третьего дешифратора 20.представл ют собой импульсы положительной пол рности.

Стробирование второго и третьего дешифраторов 17 .и 20 выходными импульсами сигналами первого элемента 12 задержки, задержанными по отношению к импульсам, поступающим на счетнрле входы первого и втоiporo реверсивных счетчиков 16 и 19 на врем  пор дка 2 мкс несколько большее,чем врем  установлени  последовательно соединенных соответствующих реверсивного счетчика и 5 дешифратора, исключает возможность ложной дешифрации чисел и обеспечивает возможность сохранени  информации о временных характеристиках входного сигнала.

10 При поступлении на вход цифрового демодул тора чередующейс  в соответствии с передаваемой цифровой информацией последовательности первой и второй i характеристических час5 тот на выходе второго триггера 25

формируетс  последовательность логических сигналов, соответствукица  передаваемой последовательности логических сигналов, но имеюща  знаQ чительные временные искгикени  вследствие воздействи  напр жени  шума или помехи при прохождении по каналу св зи. Выходной сигнал второго триггера 25 поступает на соответст5 вующий вход формировател  22 допусковых интервалов и на третий вход решающего .блока 10.

Формирователь 22 допусковых интер валов при поступлении на другой вход и fflyльcнoгo сигнала с третье го выхода второго дешифратора 17 обеспечивает формирование на соответствующих выходах игтульсных сигналов , длительность Ai каждого из которых (фиг.2з,и.| определ ет ве5 пичину допустимого отклонени  длительностей элементарных логических сигналов Hci выходе цифрового демодул тора от длительностей соответствующих пер€:даваег«лх логических сиг0 налов.

При прохождении частотно-манипулированного сигнала по каналу св зи длительности отдельных полупериодов характеристических частот под воз5 действием ujyMa оказываютс  искаженными , причем чем ниже отношение сигнал/шум,, на входе цифрового демодул тора ,, тем большее число полупериодов характеристических частот имеют отклонени  по длительности

от исходного значени , соответствующего передаваемой характеристической частоте.

Пусть передаваема  последовательность логических сигналов 101011... Предположим, что на интервале времени Тд(фиг.2б), соответствующем передаче уровн  логической единицы, искажены полупериоды, обозначенные цифрами 1,2,3, на интервале времени Тр, соответствующем передаче уровн  Логического нул , искгикены полупериоды 8 и 13, на интервале времени Tg - полуперисды 1,5,6,13 и 14, на интервале времени Тр - полупериоды

4 и 12, а на интервале времени Tg искажени  отсутствуют.

При npHet-ie такого частотно-маниплированного сигнала, имеющего искажени  длительностей полупериодов

:характеристических частот, сигнал на управл ющем входе первого реверсивного счетчика 16 имеет вид, показанный на фиг.2д а выходной сигнал второго триггера 25 имеет вид, -показанный на фиг.2 е. Моменты формировани  импульсных сигналов

на третьем выходе второго дешифратора 17 определ ютс  поступлением на дополнительный вход импульсов стробировани  с выхода второго элемента Зсшержки 13, которые имеют посто нную задержку по отношению к фронтам входного сигнала первой характерис- тической частоты. Последнее обсто тельство позвол ет производить автоматическую подстройку интервалов следовани  выходных импульсов второго делител  9 частоты с целью обепечени  соответстви  длительности каждого из интервалов длительности одного разр да Тр передаваемой последовательности логических сигнало например, Т. 8 мс) .. В предлагаемом ифровом демодул торе подстройка интервалов следовани  выходных импульсов BTQporo делител  9 частоты прюизводитс  с помощью формировател  22 допусковых интерв,с1Лов, блока 23 сравнени  и певого блока 14 управлени . Первый импульсный сигнал, формируемый на третьем выходе второго де1Я1фратора 17, от начала поступлени  на вход частотно-манипулированного сигнсша обеспечивает запуск формировател  22 допусковых интервалов.

Так как начало приема частотноманипулированного сигнала характеризуетс  наличиет на выходе анализатора 8 амплитуды потенциала логической единицы ГФИГ.2 в), поступающего на соответствующий вход первого триггера 21, то при поступлении с соответствующего выхода формировател  22 допусковых интервалов на другой вход первого триггера 21 импульсного сигнала (фиг. 2 и):первый триггер 21 устанавливаетс  в сото ние , характеризующеес  наличием иа выходе потенциала логической единицы (фиг.2 к) . Шлходной сигнал первого триггера 21, поступа  на. установочный вход второго делител  9 частоты, разрешает его работу.

Так как установка первого триггера 21 в состо ние, соответствующее наличию на выходе потенциала логической единицы , производитс  при приёме сигнала первой характеристической частоты, то передним

фронтом выходного сигнала первого триггера 21 осуществл етс  установка решающегойлока 10 при наличии на третьем входе потенциала логической единицы в состо ние, характеризующеес  наличием на его выходе потенциала логической единицы (фиг. 2 ).

Суммарное врем  задержки формировани  на выходе решающего блока 10

0 оигнала логической единицы по отно шению к соответствующему фронту сигнала первой характеристической частоты без учета задержки, определ емой быстродействием логических

5 элементов, может быть определено из .выражени 

tjt: iSt-vti,

где bt - длительность выходных импульсов формировател  22 допускоQ вых интервалов, определ юща  величину допустимого уменьшени  периода следовани  выходных импульсов второгЪ делит-ел  9 частоты,

iif - врем  задержки сигнала 5 вторым элементом 13 задержки.

Величины &i и i, посто нны, поэтому временные характеристики выходного сигнала решающего блока 10 св заны с временными характеристиками входного частотно-манипулированного сиг нала цифрового демодул тора.

Одновременно с установкой на выходе первого триггера 21 потенциала логической единицы начинает работу второй делитель 9 частоты, на счетный 5 вход которого поступают опорные импульсы с частотой еледовани  д (например FO 118562 Гц.

Коэффициент делени  второго делител  9 частоты определ етс  выход0 ными сигналами первого блока 14 управлени .

Начало втЬрого делител  9 частоты определ етс  поступлением потенциала логической единицы на его соот5 ветствук дий вход. При этом на выходе второго делител  9 частоты формируетс  короткий импульс, временное положение которого относительно момента поступлени  разреыаквдего сигнала на его установочный вход опре-. дел етс  коэффициентом делени  К, 948.

При наличии на управл ющем входе второго делител  9 частоты, потенциала логической единицы-и при поступлении на его счетный вход дев тьсот сорока дев ти импульсов на выходе формируетс  короткий импульс, временное положение которого относительно предшествующего выходного импульса

определ етс  коэффициентом делени  К2 949.

.Второй делитель 9 частоты  вл етс  делителем частоты с программируемым (перестраиваемым-) коэффициентом делени . Пусть в исходном состо нии коэф фициент делени  второго делител  9 частоты имеет значение К|/например ), определ емое наличие потенциала логической единицы на с ответствуюй;ем управл ющем входе. При этом интервалы следовани  Т в ходных импульсов второго делител 9 частоты, поступающих Иа второй вход решающего блока 10 и на допол нительный вход блока 23 сравнени , . определ ютс  из выражени  i Например, при Ki 948 и ,го 118562 Гц Т П«562 При длительности одного разр да передаваемой последовательности логических сигналов Тр(например Тр 8мс) и коэффициенте делени  вто рого делител  9 частоты К погрешность воспроизведени  длительности одного разр да на выходе решающего блока 10 определ етс  из выражени  utc, -Т, . Например, при Тч 7,966 мс (8-7,966) мс 0,004 мс. I Еслипри приеме сигнала первой характеристической частоты искажен . длительность значительной части по лупериодов например, на интервале Т искажены длительности полупериодов 1,5,6,13 и 14 , то короткий вы . ходной импульс второго делител  9 частоты не совпадает во времени ни с одним из допусковых интервалов (фиг.2з,и,л). При этом сигналы на выходах блока 23 сравнени  не форми руютс , а следовательно, не измен ютс  управл ющие сигналы на выходах первого блока 14 управлени  и изменение коэффициента, делени  второго делител  9 частоты не произво дитс . в случае, если выходной импульс второго делител  9 частоты совпадает по времени (фиг.2 з,и,л) с вы ходным импульсом формировател  22 допусковых интервалов, определ ющим величину допустимого уменьшени  периода следовани  выходных импульсов второго делител  9 частоты , то на соответствуклцем выходе блока 23 сравнени  формируетс  импульсный сигнал, обеспечивающий изменение сигналов на выходах первого блока 14 управлени , а следовательно , изменеШге коэффициента деле ни  второго делител  9 частоты. При этом во втором делителе 9 часто устанавли1 аетс  новый коэффициент делени  К2.Интервалы следовани  Т,; выходных ш-шульсов второго делител  9 частот при установке коэффициента делени  К определ 1этс  из выражени  fri .. jT Например,при и Я 11б5ё2 Гц мс. -; При длительности одного разр да передаваемой последовательности логических сигналов Тр и коэ.ффициенте делени второго делител  9. частоты К,) погрешностьй к воспроиаведени  длительности одного разр да на выходе ререшающего блока 10.определ етс  из выражени  . U KI-TI-TO Например, при 1 8,004 Mcftti/, 8,004-8 0,004 мс. .1 Максимальна  погрешностьД оспроизведени  длительности одного разр да передаваемой последовательности логических сигнало.в на выходе решающего блока 10 определ етс  максимальной из величин it или л1к, причем, если ь1(( it jj,, ОЛЬдлакс , , то MWkcAtKZ - . Величине it допусковых интервалов определ ема  длительност ми выходных импульсов формировател  22 допусковых интервалов, зависит от максимально возможного числа М последовательно и непрерывно передаваемых элементарных;посылок второй ха-. рактеристической частоты (частоты, соответствующей передаче уровн  логического нул  в передаваемой последовательности характеристических частот. Длительность д1 выходных импульсов формировател  22 допусковых интервалов определ етс  из выражени  лим. Например, при М 10 , . 0,004 мс л1 : 10-0,004 - 0,04 мс. Выходные импульсы Дфиг.2 л)) второго делитеш  9 частоты, поступа  на второй вход решающего блока 10, обеспечивают в зависимости от сигнала, поступающего на третий вход,формирование на его выходе последовательности логических сигналов (фиг.2 м) соответствующей передаваемой последовательности элементарных логических сигналов. Длительность каждого из разр дов последовательности логических сигналов на выходе решающего блока 10 отличаетс  от длительности соответствующего разр да передаваемой последовательности , логических, сигналов на величину, не превышающую длительности it выходных импульсов, формировател  22 допусковых интервалов. При использовании высокостабильных генераторов опорных импульсов, содержащих кварцевые резонаторы, как в модул торе на передающей стороне так и в предлагаемом цифровом демодул торе частотно-манипулированных сигнгшов на приемной стороне величи liaT допусковых интервгшов Д1 может быть выбрана .малой (например,it 0,004 мс), а следовательно, точность воспроизведени  временных интервалов последовательности логических сигналов на выходе решающего блокаЮ может быть получена чрезвычайно высока . Таким образом, эффективность пр лагаемого цифрового демодул тора состоит в том, что путем новых бло ков и элементов достигаетс  увеличение точности воспроизведени  на ходе цифрового демодул тора времен ных интервалов передаваемой последователь ностн логических сигналов, т.е. увеличение точности демодул ции. Кроме высокой точности демодул ции цифровой, демодул тор обладает. выоённбй помехоустойчивостью, что позвол ет использовать дл  передачи цифровой информации каналы св зи с повышенным уровнем шума, а также увег личить дальность св зи. Высока  точность демодул ции и высока  помехоустойчивость предлагаемого цифрового демодул тора позвол ют сократить количество полупериодов характеристических частот, приход щихс  на элементарную посыпку, а следовательно , увеличить скорость передач4г-цифровой информа ции.

Claims (1)

1. ЦИФРОВОЙ ДЕМОДУЛЯТОР ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ, содержащий решающий блок, последовательно соединенные полосовой фильтр, ограничитель и-формирователь управляющих импульсов, генератор опорных импульсов, выход которого подключен к первому входу первого делителя частоты, выходы которого соединены с входами первого дешифратора и блока определения рабочей полосы частот, о т ли чающийся тем, что, с целью повьвиения точности демодуляции, вве. девы анализатор амплитуды*> элемент .И, два элемента задержки, два блока управления, два элемента ИЛИ, два реверсивных бчетчика, второй и третий дешифраторы, два триггера, формирователь допусковых интервалов, блок сравнения и второй делитель частоты, первый вход и выход которого соединены соответственно с выходом генератора опорных импульсов и с первым входом блока сравнения, вЫходы которого подключены к входам первого блока управления, выходы которого соединены с вторыми третьим входами второго делителя частоты, четвертый вход которого соединен с выходом первого триггера и с первым входом решающего блока, второй и третий входы которого соединены соответственно с выходом второго делителя частоты и с выходом второго триггера, который соединен с пер вым входом формирователя допусковых интервалов, первый выход которого подключен к второму входу блока сравнения, третий вход которого соединен с вторым выходом формирователя допусковых интервалов и с первым входом первого триггера, второй вход которого соединен с выходом анализатора амплитуды, к входу которого подключен в,ыход полосового фильтра, и с первым входом элемента И, второй и третий входы которого соединены соответственно с первым выходом блока определения рабочей полосы частот и с выходом формирователя управляющих импульсов, который соединен с входом первого элемента задержки, выход которого подключен к второму входу первого делителя частоты, при этом второй выход блока- определения рабочей полосы частот подключен к пер вым входам первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с первыми выходами второго и третьего дешифраторов, входы которых соединены соответственно с выходами первого и второго реверсивных счетчиков, первые ·;входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, а выход элемента И 'подключен к вторым входам первого и второго реверсивных счетчиков, к третьим входам которых подключены выходы второго блока управления, и к входу второго элемента задержки, выход которого подключен к соответствующим входам второго и третьего дешифраторов, вторые выходы которых подключены к входам второго триггера, причем выходы первого дешифратора соединены с входами второго блока управления, третий выход второго дешифратора подключен к второму входу формирователя допусковых интервалов.

   (Л

   1058083 А