SU1058040A1

SU1058040A1 - Frequency multiplier

Info

Publication number: SU1058040A1
Application number: SU823456795A
Authority: SU
Inventors: Владимир Мордухович Чесский; Миннигали Ягудович Хамитов
Original assignee: Chesskij Vladimir M; Khamitov Minnigali Ya
Priority date: 1982-06-22
Filing date: 1982-06-22
Publication date: 1983-11-30

Abstract

УМНОЖИТЕЛЬ ЧАСТОТЫ, содер жащий интегратор, вход которого соединен с входной шиной, источник опорного напр жени , резистивиый делитель напр жени и четыре компапатсфа , отличающийс тем, что, с целью расширени диапазона умножаеких частот при сохра нении посто нной скважности выходных импульсов, в него введены четыре сумматора по модулю 2 и инвертор , вход которого соединен с выходом интегратора, управл ющим входом источника опорного напр жени , первыми входами первого и второго ком-. параторов, а выход - с первыми входами третьего и четвертого компараторов , при этом резистивный делитель напр сж ни подключен между выходом источника опорного напр жени и нулевой шиной, его первый отвод соеj динен с вто{Я:)ми входами первого и третьего компараторов, а второй отвод - с вторыми входами второго и четвертого компараторов, причём первый и второй входы первого сумматора по модулю 2 соединены с выходамисобтветственно первого и второго компараторов, первый и второй входы второго сумматора по модулю 2 соединены с выходами соответственно третьего и четвертого компараторов, первый вход третьего сумматора по мЬдулю 2 соединен с входной шиной, второй вход - с выходом первого сумматору по модулю 2 , а выход - с первым входом четвертого сумматора по модулю 2, выход которого соединен с выходной шиной, а второй вход - с выходом второго сумматора по модулю 2,A MULTIPLIER OF FREQUENCY, containing an integrator, whose input is connected to the input bus, a source of reference voltage, a resistive voltage divider and four kompapatsfa, characterized in that four modulo-2 adders and an inverter, the input of which is connected to the integrator's output, the control input of the reference voltage source, the first inputs of the first and second com- mands. parators, and the output is with the first inputs of the third and fourth comparators, while the resistive divider napr szh is connected between the output of the reference voltage source and the zero bus, its first tap is connected to the second {I:) input of the first and third comparators, and the second branch - with the second inputs of the second and fourth comparators, the first and second inputs of the first modulo-2 adder are connected to the outputs of the first and second comparators, respectively; the first and second inputs of the second modulo-2 adder are connected to the outputs the third and fourth comparators, respectively; the first input of the third adder in module 2 is connected to the input bus, the second input is connected to the output of the first modulo-2 adder, and the output is connected to the first input of the fourth modulator-2 adder, whose output is connected to the output bus, and the second input - with the output of the second modulo adder,

Description

Изобретение относитс к импульсной технике и может быть испольэо вано в устройствах автоматики дл умножени частоты входных пр моугольных импульсов на п ть.The invention relates to a pulse technique and can be used in automation devices to multiply the frequency of the input square pulses by five.

Известен умножитель частоты следовани периодических импульсов, содержащий два счетчика импульсов, регистр, блок сравнени -кодов, два делител частоты на константу, генератор тактовых импульсов, триггер и элементы И и ИЛИ, Это устройство обеспечивает умножение частоты на посто нную величину TlJ.A periodic frequency pulse multiplier is known that contains two pulse counters, a register, a comparison code block, two frequency dividers per constant, a clock generator, a trigger, and AND and OR elements. This device multiplies the frequency by a constant TlJ.

Недостаток указанного устройства заключаетс в неравномерности следовани выходных импульсов - в измен ющейс их скважйости.The disadvantage of this device lies in the unevenness of the following output pulses - in their variable well duty.

Наиболее близким к предлагаемому по технической сущности вл ет-i .с умножитель частоты,, содержащий .генератор, вход которого соединенThe closest to the proposed technical entity is-i. With a frequency multiplier containing a generator, the input of which is connected

с входной шиной, источник ОПОРНОГОwith input bus, SUPPORT source

напр жени , резистивный делитель напр жени и компдраторн, входы которых соединены с отводами резистивного делител напр жени и нулевой шиной, а резистивный делитель напр жени подключен между выходом аналогового сумматора и его первым вхо дом, подключенным к выходу интеграToj )a, второй вход аналогового сумматора соединен с выходом источника опорного напр жени , выходи компараторов через импульсный cyMNiaTOp соединены с входом формировател выходных импульсов С2Т.voltage, resistive voltage divider and compdratorn, whose inputs are connected to resistive voltage divider and zero busbars, and a resistive voltage divider connected between the output of the analog adder and its first input connected to the output of the integrator Toj) a, the second input of the analog adder connected to the output of the voltage source, the comparators through the pulse cyMNiaTOp are connected to the input of the C2T output pulse generator.

Недостатком известного устройства вл етс ограниченный диапазон умножаемых частот при сохранении посто нной скважности выходных HM-IA disadvantage of the known device is the limited range of multiplied frequencies while maintaining a constant duty cycle of the output HM-I

пульсов. чpulses. h

Цель изобретени - расширение диапазона умножаемых частот при сохранении посто нной скважности выходных импульсов,The purpose of the invention is to expand the range of multiplied frequencies while maintaining a constant duty cycle of output pulses,

Поставленна цель достигаетс тем, что в умножитель частоты, содержащий интегратор, вход которого соединен с входной шиной, источник опорного напр жени , резистивный делитель напр жени и четыре компаратора , введены четыре сумматора по модулю 2 и инвертор, вход которого соединен с выходом интегратора, управл ющим входом источника опорного напр жени , первыми входами первого и второго компараторов, а выхой - с первыми входами третьего и четвертого компараторов, при этом .резистивный делитель напр жени подключен между выходом источника опорного напр жени и нулевой шиной его первый отвод соединен с вторыми входами первого и третьего компараторов , а второй отвод - с вторыми входами второго и четвертого компар торов, причем первый и второй входыThe goal is achieved in that a frequency multiplier comprising an integrator, the input of which is connected to the input bus, a reference voltage source, a resistive voltage divider and four comparators, has four modulo-2 adders and an inverter whose input is connected to the integrator's output the input of the reference voltage source, the first inputs of the first and second comparators, and the output one with the first inputs of the third and fourth comparators, while the resistance voltage divider is connected between the output of the source As the reference voltage and the zero bus, its first tap is connected to the second inputs of the first and third comparators, and the second tap to the second inputs of the second and fourth comparators, with the first and second inputs

первого суммато 5а по модулю 2 соединены с выходами соответственно первого и второго компараторов, первый и.второй входы второго сумматора по модулю 2 соединены с выходами 5 соответственно третьего и четвертого компараторов, первый вход третьего сумматора по модулю 2 соединен с входной шиной) второй вход - с выходом первого сумматора по модулю 2,the first sum 5a modulo 2 is connected to the outputs of the first and second comparators, respectively; the first and second inputs of the second modulo-2 adder are connected to the outputs 5 of the third and fourth comparators, respectively; the first input of the third modulo-2 adder is connected to the input bus; with the release of the first modulo adder 2,

10 а выход - с первым входом четвертого сумматора по модулю 2, выход которо-f го соединен с выходной шиной, а второй вход - с выходом второго сумматора по модулю 2.10 and the output is connected to the first input of the fourth modulo-2 adder, the output of which is connected to the output bus, and the second input to the output of the second modulo-2 adder.

5 На фиг, 1 представлена структур-, на схема умножител частоты; на фиг. 2 - временные диаграм№1, по сн ющие его работу.5 In FIG. 1, a structure is shown; on a frequency multiplier circuit; in fig. 2 - time diagrams №1, which explain his work.

Умножитель частоты содержит.Frequency multiplier contains.

Q интеграто1р 1, вход которого соединен с входной шиной 2, источник 3 спорного напр жени , первый, второй , третий и четвертый компараторы 4-7, первый, второй третий и чете вертый су1 лматоры 8-11 по модулю 2, рвзистивн1ай делитель 12 напр жени , инве)тор 13 выходного напр же-. ни интегратора 1 и выходную шину 14, котора соединена с выходом суммато- ра 11, первый и второй входы которо го соединены с выходами соответственно сум)маторов 9 и 10, первый вход сумматора 10 соединен с входной шиной 2, второй вход с выходом сумматора 8, первый и второй входыQ integrator 1, the input of which is connected to the input bus 2, the source 3 of the controversial voltage, the first, second, third and fourth comparators 4-7, the first, second and third quadrant modulators 8-11 modulo 2, the effective divider 12 eg wives, investor of 13 days off eg. neither the integrator 1 and the output bus 14, which is connected to the output of the adder 11, the first and second inputs of which are connected to the outputs of the summers 9 and 10, the first input of the adder 10 is connected to the input bus 2, the second input to the output of the adder 8 first and second entrances

5 которого соединены с выходами соответственно компараторов 4 и 5, первый и второй входы сумматора 9 соединеШэ с выходами соответственно компараторов 6 и 7, первые входы компа0 Раторов 4 и 5 соединены с выходом интегратора 1, управл ющим входом источника 3 и входом инвертора 13, между выходом источника 3 и нулевой шиной включен резистивный делитель5 of which are connected to the outputs of the Comparators 4 and 5, respectively, the first and second inputs of the adder 9 are connected to the outputs of the Comparators 6 and 7, respectively, the first inputs of the Rator 4 and 5 components are connected to the output of the integrator 1, the control input of the source 3 and the input of the inverter 13, between source output 3 and zero bus included resistive divider

5 12, первый отвод которого соединен с вторыми входами компараторов 4 и б, а второй отвод - компараторов 5 и 7, выход инвертора 13 соединен с первыми входами компараторов б и 7. Умножитель частоты работает следующим образом.5 12, the first tap of which is connected to the second inputs of the comparators 4 and b, and the second tap of the comparators 5 and 7, the output of the inverter 13 is connected to the first inputs of the comparators b and 7. The frequency multiplier works as follows.

Поступающие на вчодную шину 2 пр моугольные импульсы 15 входной частоты интегрируютс интегратором 1с фиксацией нижнего уровн полу5 чаемого пи.пообразного напр жени 16 в нуле. На выходе инвертора 13 об- разуетс аналогичное напр жение, но со сдвигом фазы на половину периода. Напр жение 16 поступает на управл ю0 щий вход источника 3, выходное напр жение которого соответствует максимсшьному значению напр жени 16. Напр жение 17 с первого отвода резистивного делител 12 поступает наThe 2 rectangular impulses of the input frequency entering the bus bar are integrated by the integrator 1 by fixing the lower level of the received pi.peed voltage 16 at zero. At the output of the inverter 13, a similar voltage is formed, but with a phase shift of half a period. Voltage 16 is fed to the control input of source 3, the output voltage of which corresponds to the maximum value of voltage 16. Voltage 17 from the first tap of the resistive divider 12 goes to

5 вторые входы компараторов 4 и 6, а5 second inputs of comparators 4 and 6, and

с второго отвода (напр жение 18) компараторов 5 и 7. На компараторах эти напр жени сравниваютс с напр жени ми с выходов интегратора и инвертора , ь результате чего на выходах компараторов 4-7 по вл5потс напр жени соответственно 19-22. Шлходные напр жени сумматоров 8-11 обозначены соответственно 23-26from the second tap (voltage 18) of comparators 5 and 7. At the comparator, these voltages are compared with voltages from the outputs of the integrator and inverter, resulting in voltages of 19-22 at the outputs of the comparators 4-7. Schlod voltages of adders 8-11 are designated respectively 23-26

Дл случа , представленного на фиг. 2f напр жение 17 равно четьфем п тым, а напр жение 18 - трем четвертым выходного напр жени источника 3, при этом импульсы на выходной шине имеют скважность равную двум. Она остаетс посто нной и при изменении входной частоты, так как с изменением максимального значени выходного напр жени интегратора 1 измен етс и выходное напр жение источника 3, . обеспечиваетс достижение поставленной цели: For the case shown in FIG. 2f, the voltage 17 is equal to five, and the voltage 18 is three fourth of the output voltage of source 3, while the pulses on the output bus have a duty cycle of two. It remains constant with a change in the input frequency, since with a change in the maximum value of the output voltage of the integrator 1, the output voltage of the source 3 also changes. the achievement of the goal is ensured:

0 расширение диапазона умножаемых частот при сохранении посто нной скважности :выходных импульсов.0 expands the range of multiplied frequencies while maintaining a constant duty cycle: output pulses.

Claims

A FREQUENCY FREQUENCY multiplier containing an integrator whose input is connected to the input bus, a reference voltage source, a resistive voltage divider and four comparators, characterized in that, in order to expand the range of multiplied frequencies while maintaining a constant duty cycle of the output pulses, four adders are introduced into it module 2 and an inverter, the input of which is connected to the output of the integrator, controlling the input of the reference voltage source, the first inputs of the first and second comparators, and the output - with the first inputs of the third and four comparators, while a resistive voltage divider is connected between the output of the reference voltage source and the zero bus, its first tap is dined with the second inputs of the first “and third comparators, and the second tap is with the second inputs of the second and fourth comparators, with the first and second the inputs of the first adder modulo 2 are connected to the outputs ^{r of the} first and second comparators, the first and second inputs of the second adder modulo 2 are connected to the outputs of the third and fourth comparators, the first the third adder stroke along mSdule 2 is connected to the input bus, the second input to the output of the first adder modulo 2, and the output to the first input of the fourth adder modulo 2, the output of which is connected to the output bus, and the second input to the output of the second adder by module 2.

figure 1