SU1056134A1 - Устройство дл допускового контрол параметров объектов - Google Patents
Устройство дл допускового контрол параметров объектов Download PDFInfo
- Publication number
- SU1056134A1 SU1056134A1 SU823486330A SU3486330A SU1056134A1 SU 1056134 A1 SU1056134 A1 SU 1056134A1 SU 823486330 A SU823486330 A SU 823486330A SU 3486330 A SU3486330 A SU 3486330A SU 1056134 A1 SU1056134 A1 SU 1056134A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- pulse
- outputs
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ДОПУСКОВОГО. КОНТРОЛЯ ПАРАМЕТРОВ ОБЪЕКТА, содержащее первый преобразователь аналогдлительность импульса, информационный вход которого соединен с первым входом устройства, выход через блок сравнени - с блоком индикации, а управл ющий вход - с первым импульсным выходом распределител импуль- ; сов, подключенного входом через первый злемен,- И к выходу переноса последовательного сумматора, выход суммы которого подсоединен к информационному входу регистра сдвига, а йервый вход - к выходу первого злемента ИЛИ, соединенного первым входом с выходом регистра сдвига, вторЫм и третьим входами - с выходами второго и третьего злементов И соответственно , блок синхронизации, группа выходов котЬрого соединена через блок уставок с первыми входами второго и третьего элементов И, вторые входы которых подключены к выходам первого и второго триггеров соответственно, управл ющий выход (Л блока синхронизации соединен с управл ющим входом регистра сдвига, с второй вход последовательного сумматора подключен к первому выходу группы выходов блока синхронизации , последний выход из которых о соединен с вторым входом первого СП элемента И и с. нулевыми входами перо вого и ВТ9РОГО триггеров, единичные входы которых подключены к первому 00 4 и второму импульсным выходам распредехштел импульсов соответственно, отличающеес тем, что, с целью повьшени достоверности кон трол переходных процессов, в него введены второй и третий преобразова тели аналог - длительность импульса , второй элемент ИЛИ, четвертый глемент И и элемент НЕ, причем второй преобразователь аналог - длительность импульса соединен информа ционным входом с вторым входом устройства , выходом - с первым входом второго элемента ИЛИ, а управл ю
Description
щим входом - с вторым импульсным выходом распределител импульсов, третий преобразователь аналог - длительность импульса соединен информационным входом с третьим входом устройства,выходом - через элемент i НЕ с первым входом четвертого элемента HS а управл ющим входом - с третьим импульсным выходом распределител импульсов, диа выхода уровн которого соединены соответственно через второй элемент ИЛИ и четвертый элемент И с входами блока сравнени .
Изобретение относитс к вычислительной и контрольно-измерительной технике и может быть использовано дл контрол как установившихс , таки переходных процессов в различных технологических объектах, например энергобло1 ов электростанций.
Извеётйо устройство дп допускового контрол параметров объекта, содержащее последовательно соединенные управл емый многоканальный масштабный преобразователь, аналоговые сумматоры, пр мые преобразователи аналог - код, блок вывода измер емой информации, а также общий дл всех каналов блок обратного преобразовател код - аналог и вычислительный блок С1 J.
Недостатками такого устройства дл допускового контрол вл ютс его сложность, обусловленна наличие м большого числа преобразователей аналог - код и аналоговых сумматоров , и низка точность контрол параметров объекта, вызванна использованием аналогового сумматора.
Известно также устройство дл доцускового контрол параметров объекта , содержащее N преобразователей аналог - длительность импульсов, где N - количество входных каналов устройства, блок синхронизации, блок уставок, N блоков сравнени , N блоков индикации блок регистрации, два регистра,сдвига, последовательный сумматор, N+1 распределителей импульсов , два триггера, элемент задержки, три элемента ИЛИ и три элемента иС2)
Недостатками атого устройства дл допускового контрол вл ютс его относительна сложность и низка достоверность контрол переходных процессов.
Наиболее близким техническим решением к изобретению вл етс устройство дл допускового контрол параметров объекта, содержащее преС ) образователь аналог - длительность импульса, блок синхронизации, блок уставок, блок сравнени , блок индикации , блок регистрации, регистр сдвига, последовательный сумматор, распределитель импульсов,, два триггвра элемент задержки, элемент ИЛИ и три элемента И E3J.
Недостатком устройства. вл етс 1шзка достоверность контрол переходных процессов объекта.
Цель изобретени - Повышение достоверности контрол переходного npoltecca объекта.
Поставленна цель достигаетс тем, что в устройство дп допускового контрол параметров объекта, содержащее первый преобразователь ана лог - длительность импульса, информационш 1Й вход которого соединен с
5 первым входом устройства, выход через блок сравнени - с блоком индикации , а управл к ций вход - с первым импульсным выходом распределите ,л импульсов, подключенного входом
0 через первый элемент И к выходу переноса последовательного сумматора, выход суммы которого подсоединен к информационному входу регистра сдвига , а первый вход - к выходу первоC го элемента ШШ, соединенного пер: вым входом с выходом регистра сдвига , вторым и третьим входами - с выходами в торого и третьего элементов И соответственно, блок синхронизахщи , группа выходов которого соединена через блок уставок с первыми входами второго и третьего элементов И, вторые входы которых подключены к выходам первого и второ3 го триггеров соответственно, управл ющий выход блока синхронизации со динен с управл ющим входом регистра сдвига, второй вход последовательного сумматора подключен к первому .выходу группы выходов блока синхро низации , последний выход из которых соединен с вторым входом первого элемента И и с нулевыми входами , первого и второго триггеров, -единич ные входы которых подключены к первому и второму импульсным выходам распределител импульсов соответственно , введены второй и третий преобразователи аналог - длительность, импульса, второй элемент ИЛИ, четве тый элемент И и элемент НЕ, причем второй преобразователь аналог - дли тельность импульса соединен информа ционным входом с вторым входом устройства , вьпсодом - с первым входом второго элемента ИЛИ, а управл ющий входом - с вторым импульсным вы ходом распределител импульсов, тре тий преобразователь аналог - длител . ность импульса соединен информацион ным входом с третьим входом устройства ,, выходом - через элемент НЕ с первым входом четвертого элемента И а управл ющим аходом - с третьим им пульсным выходом распределител импульсов , два выхода уровн которого соединены соответственно через второй элемент ИЛИ и четвертый элемент И с входами блока сравнени . На фаг изображена функционалЬ на схема устройства; на фиг. 2 , функциональна схема блока синхронизации и блока.уставок; на фиг.Звременна диаграмма работы устройства; на фиг. 4 - временна диаграм ма работы отдельных блоков устройства . Устройство содержит преобразователи 1-3 аналог - длительность импульса , блок 4 сравнени , блок 5 ин дикации, блок 6 синхронизации, блок 7 уставок, распределитель 8 импульсов , последовательный сумматор 9, регистр 10 сдвига, триггеры 11 и 12 элементы ИЛИ 13, и 14, элементы И 15-18, элемент НЕ 19 и информационнные входы 20-22 устройства. Блок 4 сравнени содержит элементы И 23 и 24 и элемент НЕ 25. Блок 6 синхронизации (фиг. 2) содержит генератор 26 тактовых импульсов и распределитель 27 импуль сов. Блок 7 уставок содержит комму44 таторы 28 и 29 и элементы ИЛИ 30 и 31 . Выход 32 генератора 26 тактовых импульсов соединен с управл ющим входом регистра 10 сдвига. Первый 33 и последний 34 выходы распределител 27 импульсов соединены соответственно с вторым входом последовательного сумматора 9 и с вторым входом элемента И 15. Выходы 35 и 36 элементов ИЛИ 30 и 31 соединены с первыми входами элементов И 16 и 17 соответственно . Примеры реализации преобразователей 1-3 аналог - длительность импульса содержатс в 4. Блок 5 индикации может быть реализован по любой схеме динамической индикации С5 J. Блок 6 синхронизации, содержащий генератор 26 тактовых импульсов и распределитель импульсов, может быть реализован. например, на микросхеме К 536 ГГ Гб J. Примеры реализации распределител 8 импульсов, последовательного сумматора 9 и регистра 10 сдвига содержатс , например, в С 7 }. Коммутаторы 28 и 29 могут быть реализованы в виде клавишных переключателей на М направлений, где п количество разр дов регистра 10 сдвигов , либо в виде блока п параллельных ключей, yпpaвл e ыx по сигналам от цифровой вычислительной машины централизованного управлени . Устройство дл допускового контрол параметров объекта выполн ет функции допускового контрол как установившихс значений параметра объекта , так и переходных процессов, когда параметры; о. г измен ютс от одного до другого установившегос значени . Это обеспечиваетс функциональным изменением в переходном процессе верхней и нижней границ пол допуска Б зависимости от двух других параметров объекта или про- граммных сигналов, формируемых, например , функциональными генераторами . Верхн и нижн границы пол допуска измен ютс во времени согласно соотношени м Xn(t)k.,if.,(t)4X x,,(t) (t)-ex 5 , где,Ч(1) и ) - нижний и верхни управл ющие параметры соответ венно; начальные значе XHO eo ни нижней и верхней границ пол допуска со ответственно; k и k2 - посто нные коэф фициенты. В переходном процессе параметры 41,(t) и (t) объекта измен ют гра ницы пол допуска дл контролируемого параметра объекта X. Устройство работает следующим об разом. Начальные значени пол допуска задаютс блоком 7 уставок, на ко мутаторах 28 и 29 которого набирают cooTBCTCTBeHHOjдополнительный двоичный код начальной нижней границы пол допуска 2 -х,где И количество разр дов регистра 10 сдвига, и дополнительный двоичный код начального пол допуска 2 /-(xg-r -Xj . В единичных разр дах дополнительных кодов коммутаторы 28 и 29 подключают соответствующий выход ,п-канального распределител 27 импульсов блока 6 синхронизации к соответствующему входу элементов ИЛИ 30 и 31,В.нулевых разр дах набираемых дополнительных кодов на соответствующих выходах коммутаторов 28 и 29 присутствует сигнал логического нул . Йосле запуска устройства на п-вы ходах распределител 27 импульсов формируетс п последовательность импульсов частоты f/n, где f - тактова частота генератора 26, сдвину тых друг относительно друга на врем 1/f. Из последовательностей имПульоов распределител 27 импульсов блока 6- синхронизации на выходах элементов ШШ 30 и 31 блока 7 уставок формируютс две последовательности импульсов, периодически повто р ющие последовательные двоичные коды 2 -х„дИ (Хдо-х„). Последовательность -импульсов на аьрсоде первого канала распределител 27 импульсов блока 6 синхронизации, поступает на вход последовательного сумматора 9, который совместно с регистром 10 сдвига образует счет чик импульсов. Первый импульс перво го канала распределител 27 импуль 4 сов записываетс через последователь ный сумматор 9 в регистр 10 сдвига под действием тактовых импульсов ге нератора 2Б тактовых импульсов блока 6 синхронизации. При,поступлении второго импульса из первого канала распределител 27 импульсов состо ние регистра 10 сдвига увеличиваетс на единицу и т.д. до тех пор, пока на выходе переноса последовательного сумматора 9 не сформируетс сигнал переполнени регистра 10 сдвига, который совпадает с импульсом послед него п-го канала распределител 27 импульсов блока 6 синхронизации на входах элемента И 15. Импульс с выхода элемента И 15 поступает через распределитель 8 импульсов на его первый импульсный выход, запускает преобразователь 1 аналог - длительность импульса и устанавливает триггер 11 в единичное состо ние. Триггер 11 в единичном состо нии находитс п тактов и подключает с помощью элемента И 16 первый выход блока 7 уставок через элемент ИЛИ 13 к первому входу последовательного сумматора 9.. Последовательный двоичшлй код , действунщий на первом выходе блока 7 уставок, начина с младшего разр да , записываетс через элементы И 16, ИЛИ 13 и последовательный сумматор 9в регистр 10 сдвига под действием тактовых импульсов блока 6 синхрони задии. Следовательно, после переполнени регистра 10 сдвига счетчик , образованный последовательным сумматором 9 и регистром 10 сдвига, начинает счет последовательности импульсов первого канала распределител 27 импульсов блока 6 синхронизации , начина с начального кода . Спуст врем регистр 10сдвига вновь переполн етс и, на выходе элемента И 15 формируетс импульс ,- который поступает через распределитель 8 импульсов на его второй импульсный выход, запускает преобразователь 2 аналог - длительность импульсов и устанавливает триггер I2 в оданочное состо ние на врем п тактов. Триггер 12 в одиночном состо нии подключает с помощью элемента И 17 второй выход блока 7 уставок через элемент ШШ 13 к первому входу .последовательного сумматора 9. Последовательный двоичньпй код 2 -(x jXHO действуЕр й на втором выходе 7 блока 7 уставок, начина с младшего разр да, записываетс через элементы И 17, ИЛИ 13 и последовательный сумматор 9 в регистр 10 сдвига под действием тактовых импульсов блока 6 синхронизации. Э.тим обеспечиваетс счет последовательности импульсов пе вого канала распределител 27 имJlyль сов блока 6 синхронизации в счетчике , образованном последовательным су матором 9 и регистром 10 сдвига, начина с начального кода 2-( Спуст врем ( регистр 10 сдвига вновь переполн етс , и на вых де элемента И 15 формируетс импульс который через распределитель 8 импульсов поступает иа его третий выхо и запускает преобразователь 3 аналог длительность импульса. Так как после переполнени в регистре 10 сдвига содержитс нулевой код, то счетчик, образованный последовательным сумматором 9 и регистром 10 сдвига, начинает счет последовательности импульсов , первого канала распределител 2 импульсов блока 6 синхронизации с нулевых начальных условий и следующее переполнение регистра 10 сдвига произойдет через врем . На этом первый цикл опроса преобразовагелей 1-3 аналог - длительность импульса с помощью трехканального распределител 8 импульсов заканчиваетс , и в следующих циклах опроса устройство работает аналогичным образом . Распределитель 8 импульсов, кроме .трех импульсных выходов, содержит три выхода уровн , на которых формируютс три последовательности сигналов длительностью , ( Xn/f и 2 .-n/f, действунлцие периодически с периодом (xgQ+2)n/f. На первом и втором выходах уровн распределител 8 импульсов действуют последовательности сигналов длительностью . n/f и , сдвинутые друг относительно друга на врем При отсутствии на входах 21 и 22 аналоговых сигналов и соответственно отсутствии импульсных сигналов иа выходах преобразователей 2 и 3 элемент,И 18 поддерживаетс в открытом состо нии с помощью элемента НЕ 19. В этом случае устройство выполн ет функции допускового контрол па аметра х объекта в пределах пол допуска, заданного границами Xgg, следующим образом. В момент формировани переднего фронта сигнала на первом выходе уровн распределител 8 импульсов преобразователь 1 аналог - длительность импульса запускаетс сигналом первого импульсного выхода распределител 8 импульсов и преобразует аналоговый сигнал параметра х объекта, действующий на информационном входе 20 устройства , в импульсный сигнал, длительность которого пропорциональна величине параметра х объекта. Если,контролируемый параметр х меньше нижней границы допуск а длительность импульса на выходе преобразовател I аналог - длительность импульса будет меньше, чем длительность импульса на первом выходе уровн распределител 8 импульсов. В этом случае на выходе - элемента, И 23 блока 4 сравнени , сформируетс импульсный сигнал длительностью ()-n/f, который, поступа на блок 5 индикации , зафиксирует выход контролируемого параметра х за пределы нижней границы допуска. Если контролируемый параметр х больше нижней границы допуска то выходной импульс преобразовател аналог - длительность импульса, длительность которого будет больше, чем длительность импульса на первом выходе уровн распределител 8 импульсов , закроет элемент И 23 блока 4 сравнени с помоиуью элемента НЕ 25. Если контролируемый параметр х больше верхней границь допуска , то импульс на выходе преобразовател 1 аналог - длительность импульса будет действовать некоторое врем после формировани переднего фронта сигнала на втором выходе уровн распределител 8 импульсов, который повтор етс на выходе элемента И 18. Совпадение выходного импульса преобразовател 1 аналог - длительность импульса с передней частью импульса на втором выходе уровн распределител 8 импульсов выдел етс элементом И 24 блока 4 сравнени , на выходе которого формируетс импульс длительностью (х-Хцр . n/f. Выходной импульс элемента И 24 блока 4 сравнени , поступа в блок 5 индикации, приводит к срабатыванию индикатора , фиксирующего выход контролируемого параметра за пределы верхней 9 границы допуска. Если контролируемый параметр х меньше верхней гра- ницы допуска ХА. , то элемент И 24 будет закрыт, так как импульс на выходе преобразовател 1 аналог - Д тельность 1мпульса закончитс раньше , чем начнет действовать сигнал на втором выходеуровн распределител 8 импульсов. Если в контролируемом объекте во никает переходной процесс, вызванны например, изменением его режима раСсты , то на информационных входах 21и 22 устройства действуют аналоговые сигналы, определ ющие изменение нижней и верхней границ пол до пуска в переходном процессе. В этом случае на выходах преобразователей 2 и 3 аналог - длительность импульса формирзпотс импульсные сигналы, длительность .которых пропорциональна и соответствует текзщим значени м аналоговых сигналов управл ющих параметров 4(t) и «(t) нижней и верхней фаницами пол допуска. Так как преобразователь 2 аналог длительность импульса запускаетс в момент формировани заднего фронта сигнала зла первом выходе уровн рас пределител 8 импульсов, то на выхо де элемента ИЛИ 14 формируетс импульсный сигнал, длительность котор го пропорциональна текущей величине нижней границы пол допуска x(t) 4%(t)XHOПреобразователь 3 аналог -длительность импульса запускаетс в мо мент формировани переднего фронта сигнала на втором выходе уровн распределител 8 импульсов. Выходной им пульс преобразовател 3 аналог - дли тельность импульса с помощью элемен та НЕ 19 закроет элемент И 18 на вр м , пропорциональное ), деиствующему на информационном входе 22устройства, В результате верхн граница пол допуска сместитс по времени на величину, пропорциональную Ч, (t), по отношению к начальа текуща ;верхному значению х н граница пол допуска-будет соо ветствовать величине x(t)k2f2( Количественные оценки отклонений кЬнтролируемрго параметра от верхней или нижней границы допуска могут быть зафиксированы цифровым хронометром, используемым в качестве блока 5 индикации, так как длительность импульсов на первом и втором выходах блока 4 сравнени пропорциональна отклонению контролируемого параметра х От нижней или верхней границ пол допуска. Данные о количественных отклонени х контролируемого параметра в .виде двоичного кода величины х-х поло7кительного отклонени от верхней границы допуска или дополнительного кода величины отрицательного отклонени от нижней границы допуска могут быть считаны по импульсам блока 6 синхронизации из регистра 10 сдвига после окончани действи выходного импульса преобразовател 1 аналог - длительность импульса в любое устройство цифро-; вой регистрации данных(цифропечать, перфоратор, управл ющую вычислительную машину). На фиг. 3 приведена временна диаграмма работы устройства и формировани импульсных сигналов положительной пол рности на выходах блока 4 сравнени в случа х выхода контролируемого параметра за пределы пол допуска в переходном-процессе . Пунктиром изображено допустимое изменение контролируемого параметра X в переходном процессе. Временна диаграмма на фиг. 4 иллюстрирует процесс формировани сигналов положительной пол рности на импульсных выходах и выходах зфовн распределител 8 импульсов, обозначенньк одним и двум штрихами соотве..тственно. Пример в цел х простоты и нагл дности, выбран дл двухразр дного регистра 10 сдвига, при V « Один из выходов уровн распределител 8 импульсов,, который не используетс , обозначен на фиг. 3 ZPH 8, Выходы суммы и переноса последовательного сумматора 9 обозначены на фиг; 4 соответственно 1 См 9 и I См 9. Остальные обозначени соответствуют цифровым обозначени м чертежей фиг. и 2 и описанию изобретени . Технико-экономические преимущества предлагаемого устройства д.п допускового контрол объекта заключаютс в выполнении допускового контрол не только установившихс процессов , но и переходных процессов, что. повышает достоверность контрол при изменении режима работы объекта и позвол ет в этом случае исключить П1 ложную индикацию выхода параметра за допустимые пределы. Повьппение достоверности контрол переходных процессов в свою очередь позвол ет оператору , например, энергоблока АЭС своевременно вы вить тенденцию изменени его состо ни и своевременно предприн ть действи , направленные на устранение .неблагопри тного изменени состо ни контролируемого объ акта. Бели в качестве базового устройства выбрать прибор Щ1531 на. микропроцессоре , программа которого преду . сматривает выполнение функций допуснового контрол , то предлагаемое устройство повышает достоверность ко трол как за счет снижени времени цикла опроса, так и за счет возмож412 ности учета переходных процессов. Действительно врем одного цикла измерени в предлагаемом устройстве значительно меньше, чем в базовом, а , функции базового устройства ограничены , поскольку ОНО позвол1 ет контролировать параметр объекта тольХо при посто нно заданных уставках пол допуска . Максимальное врем одного цикла контрол в предлагаемом устройстве составл ет , где f - тактова частота, П - разр дность регистра 10 сдвига. Например, при «3 МГц и врем одного цикла контрол в предлагаемом устройстве составл ет Ш мс, в то врем как прибор Ц1531 имеет врем измерени 200 мс 8.
фиг.2
J«fiв27-П-J л JlJ JГlл JlJ
3j/%7--Л-JT-JT-JT-Jl-Jl-Jl
y/ л --Л-JlJIЛlJlJгJгJl лJ J -Ллп гцшллппплшшлллшии
гг//-Г Т-..
///tf-Л П- :/г/2T-L гп
И17 -ПЛ.ПЛи.
реюПЛП-- Г1 ЛЛЛПЛП TL-ПЛЛ
НЛИ13 -ЛГ1лллл т л1ита ллллл гша
1С„9 -ЛЯП. ПППП ППП
2смз - п лл „ П ППП
и 15 TLJTrU-FLJlП/ //5J П1L-г
I-IL
..
2PH6- -- -SPf S-П -П-
Фиг.
Claims (1)
- УСТРОЙСТВО ДЛЯ ДОПУСКОВОГО· КОНТРОЛЯ ПАРАМЕТРОВ ОБЪЕКТА, содержащее первый преобразователь аналогдлительность импульса, информационный вход которого соединен с первым входом устройства, выход через блок сравнения - с блоком индикации, а управляющий вход - с первым импульсным выходом распределителя импуль- ;сов, подключенного входом через первый элемент И к выходу переноса последовательного сумматора, выход суммы которого подсоединен к информационному входу регистра сдвига, а первый вход - к выходу первого элемента ИЛИ, соединенного первым входом с выходом регистра сдвига, Вто-‘ рым и третьим входами - с выходами второго и третьего элементов И соответственно, блок синхронизации, группа выходов котЬрого соединена через блок уставок с‘ первыми входами второго и третьего элементов И, вторые входы которых подключены к выходам первого и второго триггеров соответственно, управляющий выход блока синхронизации соединен с управляющим входом регистра сдвига, второй вход последовательного сумматора подключен к первому выходу группы выходов блока синхронизации, последний выход из которых соединен с вторым входом первого элемента И и с. нулевыми входами первого и второго триггеров, единичные входы которых подключены к первому и второму импульсным выходам распределителя импульсов соответственно, отличающееся тем, что, с целью повышения достоверности кон троля переходных процессов, в него введены второй и третий преобразова тели аналог - длительность импульса, второй элемент ИЛИ, четвертый элемент И и элемент НЕ, причем второй преобразователь аналог - длительность импульса соединен информа ционным входом с вторым входом устройства, выходом - с первым входом второго элемента ИЛИ, а управляюSU „„1056134 щим входом - с вторым импульсным выходом распределителя импульсов, третий преобразователь аналог - длительность импульса соединен информационным входом с третьим входом устройства,выходом - черев элемент i НЕ с первым входом четвертого эле мента И, а управляющим входом - с третьим импульсным выходом распределителя импульсов, два выхода уровня которого соединены соответственно через второй элемент ИЛИ и четвертый элемент И с входами блока сравнения .I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823486330A SU1056134A1 (ru) | 1982-08-25 | 1982-08-25 | Устройство дл допускового контрол параметров объектов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823486330A SU1056134A1 (ru) | 1982-08-25 | 1982-08-25 | Устройство дл допускового контрол параметров объектов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1056134A1 true SU1056134A1 (ru) | 1983-11-23 |
Family
ID=21027532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823486330A SU1056134A1 (ru) | 1982-08-25 | 1982-08-25 | Устройство дл допускового контрол параметров объектов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1056134A1 (ru) |
-
1982
- 1982-08-25 SU SU823486330A patent/SU1056134A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР If 501369, кл. G 06 F 15/46, 1976. 2.Авторское свидетельство СССР № 840819, кл. G 05 В 23/02, 1981.. 3.Авторское свидетельство СССР № 771619, кл. G 05 В 23/02, 1980 (прототип). . 4.Алексеенко А.Г. и др. Применение прецизионных аналоговых ИС. М., Советское ра,, 1980, с. 127. 5. Гутйиков B.C. Интегральна электроника в измерительных приборах. Л., Энерги , 1974, с. 104. 6.Микропроцессорные комплекты интегральных схем. Под ред. А.А.Василенкова и В.А.Шахнова М., Радио и св зь, 1982, с. 32. 7.Филиппов А.Г., Белкин О.С. Проектирование логических узлов ЭВМ. М., Советское радио, 1974, с. 263264. 5.Орнитский П.П. Автоматические измерени и приборы. М., Высша школа, 1980, с. 543. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1056134A1 (ru) | Устройство дл допускового контрол параметров объектов | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU1298743A1 (ru) | Генератор случайного процесса | |
SU1608708A1 (ru) | Цифрочастотный интегратор | |
SU1376083A1 (ru) | Генератор потоков случайных событий | |
SU1254476A1 (ru) | Устройство дл вычислени квадратного корн | |
SU1196876A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1356251A1 (ru) | Устройство выделени циклового синхросигнала | |
SU645159A1 (ru) | Приоритетное устройство | |
SU830378A1 (ru) | Устройство дл определени поло-жЕНи чиСлА HA чиСлОВОй ОСи | |
SU1099318A1 (ru) | Устройство дл извлечени квадратного корн | |
SU1645970A1 (ru) | Устройство дл раскраски графов | |
SU1363254A1 (ru) | Устройство дл определени автокоррел ционной функции | |
SU1083188A1 (ru) | Генератор потоков случайных событий | |
SU1315973A2 (ru) | Преобразователь временного интервала в двоичный код | |
SU1166291A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1315999A1 (ru) | Устройство дл вычислени коэффициентов Фурье | |
SU1345193A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1381504A1 (ru) | Микропрограммное устройство управлени | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU1106013A1 (ru) | Аналого-цифровой преобразователь | |
SU968819A1 (ru) | Цифровой автокоррел тор | |
SU1269152A1 (ru) | Двумерный линейный интерпол тор | |
SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани |